# (19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-68069

(43)公開日 平成11年(1999) 3月9日

(51) Int.Cl. <sup>6</sup>		識別記号	FΙ		
H01L	27/108		H01L	27/10	671A
	21/8242				434
	27/115			29/78	3 0 1 X
	29/78				371
	21/8247				

審査請求 未請求 請求項の数65 FD (全 47 頁) 最終頁に続く

(21)出願番号	特願平10-110237
したし 八日 188日 年2月	4KF861 [ () [ [ ()/)/

(22)出願日 平成10年(1998) 4月6日

(31)優先権主張番号 特願平9-102743 (32)優先日 平9 (1997) 4月4日

(33)優先権主張国 日本(JP) (31)優先権主張番号 特願平9-173112 (32)優先日 平9 (1997) 6 月13日

(33)優先権主張国 日本(JP)

(71)出願人 000006655

新日本製鐵株式会社

東京都千代田区大手町2丁目6番3号

(72)発明者 岩佐 昇一

東京都千代田区大手町2-6-3 新日本

製鐵株式会社内

(72)発明者 川俣 達哉

東京都千代田区大手町2-6-3 新日本

製鐵株式会社内


(74)代理人 弁理士 國分 孝悦

#### (54) 【発明の名称】 半導体装置及びその製造方法

#### (57)【要約】

【課題】 一対のソース/ドレインに対応した3つのチ ャネルを有し、しかも通常のバルク型のトランジスタと 同一の半導体基板上に選択的に形成され、超微細構造且 つ高駆動能力を有する半導体装置を実現する。

【解決手段】 p型のシリコン半導体基板 1 の表面に極 めて薄い厚みの活性領域となる柱状突起11が加工形成 され、柱状突起11の中央部位を覆うゲート電極21 と、このゲート電極21の両側における柱状突起11に 形成されてなる一対の不純物拡散層22とが形成され、 柱状突起11の側面を狭持して埋め込む素子分離用絶縁 膜23が形成されて、SOI構造と等価の高機能性を有 するMOSトランジスタが構成される。



#### 【特許請求の範囲】

【請求項1】 表面に柱状突起が一体形成されてなる形状に加工された半導体基板と、

前記柱状突起の表面の略中央部位を覆うように第1の絶 縁膜を介してパターン形成されてなる導電膜と、

前記導電膜の両側の前記柱状突起内に不純物が導入され てなりる一対の拡散領域と、

前記柱状突起を側面から埋め込むように前記半導体基板 上に形成された第2の絶縁膜とを有しており、

前記導電膜は、前記第2の導電膜上に延びて形成された 延長部を備えることを特徴とする半導体装置。

【請求項2】 前記柱状突起内の所定部位に前記導電膜と交差して前記柱状突起を上下に2分する埋め込み絶縁層を有し、

前記柱状突起の前記埋め込み絶縁層から上部が前記半導体基板から電気的に分離されていることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記柱状突起の厚みが $0.15 \mu$  m以下であることを特徴とする請求項1 又は2 に記載の半導体装置。

【請求項4】 前記柱状突起の前記埋め込み絶縁層から上部までの高さが0.  $1 \mu$  m以下であることを特徴とする請求項2 又は3 に記載の半導体装置。

【請求項5】 前記導電膜は、前記柱状突起の表面の略中央部位を覆うように前記第1の絶縁膜を介してパターン形成された島状の第1の電極と、前記第1の電極を覆う容量絶縁膜と、前記容量絶縁膜を介して前記第1の電極と対向して延在する第2の電極とを備え、

前記導電膜、前記一対の拡散領域からメモリセルが構成されていることを特徴とする請求項1~4のいずれか1項に記載の半導体装置。

【請求項6】 前記メモリセルが、3つ以上の異なるしきい値から選択された1つのしきい値に対応してデータを記憶する多値メモリセルであることを特徴とする請求項5に記載の半導体装置。

【請求項7】 キャパシタを備え、

前記キャパシタは、下部電極と、前記下部電極上に形成 された誘電体膜と、前記誘電体膜上に形成された上部電 極とを備え、

前記下部電極は、前記一対の拡散領域のどちらか一方と接続されていることを特徴とする請求項1~4のいずれか1項に記載の半導体装置。

【請求項8】 表面に柱状突起が一体形成されてなる形状に加工された半導体基板と、

前記柱状突起の各側面の略中央部位を覆うように第1の 絶縁膜を介して形成され、互いに電気的に分離されて対 向する第1の導電膜及び第2の導電膜と、

前記柱状突起の上面の略中央部位を覆うように第2の絶縁膜を介して形成され、前記第1及び第2の導電膜と電気的に分離されてなる第3の導電膜と、

前記第1、第2及び第3の導電膜の両側の前記柱状突起内に不純物が導入されてなる一対の拡散領域と、

前記柱状突起の側面を埋め込むように前記半導体基板上 に形成された第3の絶縁膜とを有することを特徴とする 半導体装置。

【請求項9】 前記柱状突起の厚みが $0.15\mu$  m以下であることを特徴とする請求項8に記載の半導体装置。

【請求項10】 前記第3の導電膜と前記第1及び第2の導電膜との間に、サイドウォール絶縁膜を有することを特徴とする請求項8又は9に記載の半導体装置。

【請求項11】 前記第3の導電膜は、前記柱状突起の 上面の略中央部位を覆うように前記第2の絶縁膜を介し て形成された島状の第1の電極と、前記第1の電極を覆 う容量絶縁膜と、前記容量絶縁膜を介して前記第1の電 極と対向して延在する第2の電極とを備え、

前記第3の導電膜、前記一対の拡散領域からメモリセル が構成されていることを特徴とする請求項8~10のいずれか1項に記載の半導体装置。

【請求項12】 前記メモリセルが、3つ以上の異なるしきい値から選択された1つのしきい値に対応してデータを記憶する多値メモリセルであることを特徴とする請求項11に記載の半導体装置。

【請求項13】 キャパシタを備え、

前記キャパシタは、下部電極と、前記下部電極上に形成 された誘電体膜と、前記誘電体膜上に形成された上部電 極とを備え、

前記下部電極は、前記一対の拡散領域のどちらか一方と接続されていることを特徴とする請求項8~10のいずれか1項に記載の半導体装置。

【請求項14】 表面に柱状突起が一体形成された形状に加工されてなる半導体基板と、

前記柱状突起の各側面の略中央部位を覆うように第1の 絶縁膜を介して形成され、前記第1の絶縁膜及び前記柱 状突起を介して互いに電気的に分離されて対向する第1 の導電膜及び第2の導電膜と、

前記柱状突起の上部の表面領域及び前記第1の絶縁膜を介した前記第1及び第2の導電膜の下部の前記半導体基板の表面領域にそれぞれ不純物が導入されてなる各拡散領域と、

前記柱状突起の側面を埋め込むように前記半導体基板上 に形成された第2の絶縁膜とを有することを特徴とする 半導体装置。

【請求項15】 前記柱状突起の上部の表面領域に形成された前記拡散領域と電気的に接続されてなる第3の導電膜を更に有することを特徴とする請求項14に記載の半導体装置。

【請求項16】 前記第3の導電膜と前記第1及び第2の導電膜との間に、サイドウォール絶縁膜を有することを特徴とする請求項15に記載の半導体装置。

【請求項17】 前記柱状突起の上面にパターン形成さ

れた第3の絶縁膜を更に有することを特徴とする請求項 14に記載の半導体装置。

【請求項18】 前記第1及び第2の導電膜の幅と前記柱状突起の幅が略同一とされていることを特徴とする請求項14~17のいずれか1項に記載の半導体装置。

【請求項19】 前記柱状突起の厚みが $0.15\mu$  m以下であることを特徴とする請求項 $14\sim18$  のいずれか 1 項に記載の半導体装置。

【請求項20】 ゲート電極及びソース/ドレインを備えてなる半導体装置において、

半導体基板の表面が素子活性領域として機能する柱状突 起を有する形状に加工され、

前記柱状突起の表面の略中央部位を覆うようにゲート絶 縁膜を介して前記ゲート電極が形成されているととも に、

前記ゲート電極の両側の前記柱状突起内に不純物が導入されて前記ソース/ドレインが形成されており、

前記柱状突起の側面を埋め込むように前記半導体基板上 に素子分離用絶縁膜が形成されており、

前記ゲート電極は、前記素子分離用絶縁膜上に延びて形成された延長部を有し、

前記延長部は、前記柱状突起の上部領域に形成された前記が一ト絶縁膜上に延びて形成され、前記柱状突起と交差するように配置されており、

前記ゲート電極は、前記素子分離用絶縁膜の側面と前記柱状突起の少なくとも一部の側面に形成された前記ゲート絶縁膜との間に形成されていることを特徴とする半導体装置。

【請求項21】 前記柱状突起内の所定部位に前記ゲート電極と交差して前記柱状突起を上下に2分する埋め込み絶縁層を有し、

前記柱状突起の前記埋め込み絶縁層から上部が前記半導体基板から電気的に分離されていることを特徴とする請求項20に記載の半導体装置。

【請求項22】 前記ゲート電極は、前記柱状突起の上面の略中央部位を覆うように前記ゲート絶縁膜を介して形成された島状の浮遊ゲート電極と、前記浮遊ゲート電極を覆う容量絶縁膜と、前記容量絶縁膜を介して前記浮遊ゲート電極と対向して延在する制御ゲート電極とを備え、

前記ゲート電極、前記ソース/ドレインからメモリセル が構成されていることを特徴とする請求項20又は21 に記載の半導体装置。

【請求項23】 前記メモリセルが、3つ以上の異なるしきい値から選択された1つのしきい値に対応してデータを記憶する多値メモリセルであることを特徴とする請求項22に記載の半導体装置。

【請求項24】 キャパシタを備え、

前記キャパシタは、下部電極と、前記下部電極上に形成 された誘電体膜と、前記誘電体膜上に形成された上部電 極とを備え、

前記下部電極は、前記ソース/ドレインのどちらか一方と接続されていることを特徴とする請求項21又は22 に記載の半導体装置。

【請求項25】 半導体基板に、第1、第2及び第3のゲート電極とこれら第1、第2及び第3のゲート電極に共通のソース及びドレインとを有する第1、第2及び第3のトランジスタを備えてなる半導体装置であって、前記半導体基板は 素面に素子活性領域として機能する。

前記半導体基板は、表面に素子活性領域として機能する 柱状突起を有する形状に加工されており、

前記第1及び第2のゲート電極は、前記柱状突起の表面 の略中央部位を覆うように第1のゲート絶縁膜を介して 互いに電気的に分離されて対向するように形成されてお り、

前記第3のゲート電極は、前記柱状突起の上面の略中央部位を覆うように第2のゲート絶縁膜を介して形成され、前記第1及び第2のゲート電極と電気的に分離されるように形成されており、

前記ソース及びドレインは、前記第1、第2及び第3の ゲート電極の両側の前記柱状突起内に不純物が導入され て形成されており、

前記柱状突起の側面を埋め込むように前記半導体基板上 に素子分離用絶縁膜が形成されていることを特徴とする 半導体装置。

【請求項26】 前記第1のゲート絶縁膜と前記第2のゲート絶縁膜とが同一の熱酸化膜であることを特徴とする請求項25に記載の半導体装置。

【請求項27】 前記第3のゲート電極と前記第1及び第2のゲート電極との間に、サイドウォール絶縁膜を有することを特徴とする請求項25又は26に記載の半導体装置。

【請求項28】 前記第3のゲート電極は、前記柱状突起の上面の略中央部位を覆うように前記第2のゲート絶縁膜を介して形成された島状の浮遊ゲート電極と、前記浮遊ゲート電極を覆う容量絶縁膜と、前記容量絶縁膜を介して前記浮遊ゲート電極と対向して延在する制御ゲート電極とを備え、

前記第3のゲート電極、前記ソース及びドレインからメ モリセルが構成されていることを特徴とする請求項25 ~27のいずれか1項に記載の半導体装置。

【請求項29】 前記メモリセルが、3つ以上の異なるしきい値から選択された1つのしきい値に対応してデータを記憶する多値メモリセルであることを特徴とする請求項28に記載の半導体装置。

【請求項30】 キャパシタを備え、

前記キャパシタは、下部電極と、前記下部電極上に形成 された誘電体膜と、前記誘電体膜上に形成された上部電 極とを備え、

前記下部電極は、前記ソース及びドレインのどちらか一 方と接続されていることを特徴とする請求項25~27 のいずれか1項に記載の半導体装置。

【請求項31】 半導体基板に、第1及び第2のゲート電極とこれら第1及び第2のゲート電極に共通のソース及びドレインとを有する第1及び第2のトランジスタを備えてなる半導体装置であって、

前記半導体基板は、表面に素子活性領域として機能する 柱状突起を有する形状に加工されており、

前記第1及び第2のゲート電極は、前記柱状突起の表面 の略中央部位を覆うようにゲート絶縁膜を介して互いに 電気的に分離されて対向するように形成されており、

前記ソースは、前記柱状突起の下部の前記半導体基板の 表面領域に不純物が導入されて形成されており、

前記ドレインは、前記柱状突起の上部の表面領域に不純 物が導入されて形成されて形成されており、

前記柱状突起の側面を埋め込むように前記半導体基板上 に素子分離用絶縁膜が形成されていることを特徴とする 半導体装置。

【請求項32】 前記柱状突起の上部の表面領域に形成された前記ドレインと電気的に接続されてなる配線膜を更に有することを特徴とする請求項31に記載の半導体装置。

【請求項33】 前記配線膜と前記第1及び第2の導電膜との間に、サイドウォール絶縁膜を有することを特徴とする請求項32に記載の半導体装置。

【請求項34】 半導体基板上にエッチング速度の低い 第1の絶縁膜を形成する第1の工程と、

前記第1の絶縁膜及び前記半導体基板を加工して、前記 半導体基板の表面に所定幅の柱状突起を形成する第2の 工程と、

前記柱状突起及び前記第1の絶縁膜の側面のみに前記第2の絶縁膜を形成する第3の工程と、

前記柱状突起及び前記第1の絶縁膜を埋め込む膜厚に第3の絶縁膜を形成し、前記第1の絶縁膜をストッパーとして前記第3の絶縁膜を研磨する第4の工程と、

前記第1の絶縁膜とともに前記第2及び第3の絶縁膜の一部を除去する第5の工程と、

前記第2の絶縁膜の一部を選択的に除去して狭隙を形成し、前記柱状突起の両側面の一部及び前記柱状突起の近傍における前記半導体基板の表面の一部を露出させる第6の工程と、

前記狭隙の内壁を覆う第4の絶縁膜を形成する第7の工程と、

前記狭隙内を前記第4の絶縁膜を介して埋め込むように 前記第3の絶縁膜上に導電膜を形成し、前記導電膜を所 定形状に加工する第8の工程と、

前記柱状突起内に不純物を導入し、前記導電膜の両側に一対の拡散領域を形成する第9の工程とを有することを 特徴とする半導体装置の製造方法。

【請求項35】 前記第6の工程の後に、全面に酸素イオン注入を施し、熱処理することで前記柱状突起内の所

定部位に前記柱状突起を上下に2分する酸化層を形成する第10の工程を更に有し、

前記柱状突起の前記埋め込み絶縁層から上部を前記半導体基板から電気的に分離することを特徴とする請求項3 4に記載の半導体装置の製造方法。

【請求項36】 前記第8の工程において、

前記導電膜を、前記狭隙内を前記第4の絶縁膜を介して 埋め込み前記第3の絶縁膜上で島状となるように加工 し、

前記導電膜の表面を覆うように第5の絶縁膜を形成し、 前記第5の絶縁膜を介して前記導電膜を覆うように更な る導電膜を形成した後、当該更なる導電膜及び前記第5 の絶縁膜を所定形状に加工して、

前記導電膜からなる浮遊ゲート電極と、当該浮遊ゲート電極と前記第5の絶縁膜からなる容量絶縁膜を介して対向する前記更なる導電膜からなる制御ゲート電極を形成することを特徴とする請求項34又は35に記載の半導体装置の製造方法。

【請求項37】 前記第9の工程の後に、前記一対の拡 散領域の一方の上に容量絶縁膜を介して対向してなるキャパシタ電極を形成する第11の工程を更に有すること を特徴とする請求項34又は35に記載の半導体装置の 製造方法。

【請求項38】 前記第2の工程において、前記柱状突起の厚みを0. 15 $\mu$ m以下とすることを特徴とする請求項34~37のいずれか1項に記載の半導体装置の製造方法。

【請求項39】 前記第10の工程において、前記柱状 突起の前記埋め込み絶縁層から上部までの高さが0.1  $\mu$  m以下となるように酸素イオン注入を行うことを特徴 とする請求項35~38のいずれか1項に記載の半導体 装置の製造方法。

【請求項40】 半導体基板上にエッチング速度の低い 第1の絶縁膜を形成する第1の工程と、

前記第1の絶縁膜及び前記半導体基板を加工して、前記 半導体基板の表面に所定幅の柱状突起を形成する第2の 工程と、

前記柱状突起及び前記第1の絶縁膜の側面のみに前記第2の絶縁膜を形成する第3の工程と、

前記柱状突起及び前記第1の絶縁膜を埋め込む膜厚に第3の絶縁膜を形成し、前記第1の絶縁膜をストッパーとして前記第3の絶縁膜を研磨する第4の工程と、

前記第1の絶縁膜とともに前記第2及び第3の絶縁膜の一部を除去する第5の工程と、

前記第2の絶縁膜の一部を選択的に除去して狭隙を形成し、前記柱状突起の両側面の一部及び前記柱状突起の近傍における前記半導体基板の表面の一部を露出させる第6の工程と、

前記狭隙の内壁を覆う第4の絶縁膜を形成する第7の工程と、

前記狭隙内を前記第4の絶縁膜を介して埋め込むように 前記第3の絶縁膜上に第1の導電膜を形成し、所定形状 に加工する第8の工程と、

前記第1の導電膜をマスクとして、前記柱状突起内に不 純物を導入して一対の拡散領域を形成する第9の工程 と、

前記第1の導電膜を加工して、前記第4の絶縁膜を介した前記柱状突起上で前記第1の導電膜を分断する第10の工程と、

前記柱状突起の上面と前記第4の絶縁膜を介して対向するとともに、前記第1の導電膜と絶縁してなる第2の導電膜をパターン形成する第11の工程とを有することを特徴とする半導体装置の製造方法。

【請求項41】 前記第8の工程において、前記第1の 導電膜上に第5の絶縁膜を形成し、前記第5の絶縁膜と ともに前記第1の導電膜を所定形状に加工し、

前記第10の工程において、前記第1の導電膜とともに 前記第5の絶縁膜を加工して溝部を形成することによ り、前記第1の導電膜を分断し、

前記第11の工程において、前記溝部内で露出した少なくとも前記第1の導電膜の側壁に第6の絶縁膜を形成し、前記第6の絶縁膜を介して前記第2の導電膜を形成することを特徴とする請求項40に記載の半導体装置の製造方法。

【請求項42】 前記第11の工程の後に、前記一対の 拡散領域の一方の上に容量絶縁膜を介して対向してなる キャパシタ電極を形成する第12の工程を更に有するこ とを特徴とする請求項40又は41に記載の半導体装置 の製造方法。

【請求項43】 半導体基板上に第1の絶縁膜をパターン形成した後、前記第1の絶縁膜を覆うように第2の絶縁膜を形成する第1の工程と、

前記第2の絶縁膜の全面を異方性エッチングして、前記第1の絶縁膜の側面のみに前記第2の絶縁膜を残す第2の工程と、

前記第1の絶縁膜のみを選択的に除去する第3の工程と、

前記第2の絶縁膜をマスクとして前記半導体基板を加工 して、前記半導体基板の表面に所定幅の柱状突起を形成 する第4の工程と、

前記柱状突起の側面のみに前記第3の絶縁膜を形成する 第5の工程と、

前記柱状突起及び前記第2の絶縁膜を埋め込む膜厚に第4の絶縁膜を形成し、前記第2の絶縁膜をストッパーとして前記第4の絶縁膜を研磨する第6の工程と、

前記第2の絶縁膜とともに前記第3及び第4の絶縁膜の一部を除去する第7の工程と、

前記第3の絶縁膜の一部を選択的に除去して狭隙を形成し、前記柱状突起の両側面の近傍の一部及び前記柱状突起の近傍における前記半導体基板の表面の一部を露出さ

せる第8の工程と、

前記狭隙の内壁を覆う第5の絶縁膜を形成する第9の工程と、

前記狭隙内を前記第5の絶縁膜を介して埋め込むように 前記第4の絶縁膜上に導電膜を形成し、所定形状に加工 する第10の工程と、

前記導電膜をマスクとして、前記柱状突起内に不純物を 導入して一対の拡散領域を形成する第11の工程とを有 することを特徴とする半導体装置の製造方法。

【請求項44】 前記第8の工程の後に、全面に酸素イオン注入を施し、熱処理することで前記柱状突起内の所定部位に前記柱状突起を上下に2分する酸化層を形成する第12の工程を更に有し、

前記柱状突起の前記埋め込み絶縁層から上部を前記半導体基板から電気的に分離することを特徴とする請求項43に記載の半導体装置の製造方法。

【請求項45】 前記第10の工程において、

前記導電膜を、前記狭隙内を前記第5の絶縁膜を介して 埋め込み前記第4の絶縁膜上で島状となるように加工

前記導電膜の表面を覆うように第6の絶縁膜を形成し、 前記第6の絶縁膜を介して前記導電膜を覆うように更な る導電膜を形成した後、当該更なる導電膜及び前記第6 の絶縁膜を所定形状に加工して、

前記導電膜からなる浮遊ゲート電極と、当該浮遊ゲート電極と前記第6の絶縁膜からなる容量絶縁膜を介して対向する前記更なる導電膜からなる制御ゲート電極を形成することを特徴とする請求項43又は44に記載の半導体装置の製造方法。

【請求項46】 前記第11の工程の後に、前記一対の 拡散領域の一方の上に容量絶縁膜を介して対向してなる キャパシタ電極を形成する第13の工程を更に有するこ とを特徴とする請求項43又は44に記載の半導体装置 の製造方法。

【請求項47】 半導体基板上にエッチング速度の低い 第1の絶縁膜を形成する第1の工程と、

前記第1の絶縁膜及び前記半導体基板を加工して、前記 半導体基板の表面に所定幅の柱状突起を形成する第2の 工程と、

前記柱状突起及び前記第1の絶縁膜の側面のみに前記第2の絶縁膜を形成する第3の工程と、

前記柱状突起及び前記第1の絶縁膜を埋め込む膜厚に第3の絶縁膜を形成し、前記第1の絶縁膜をストッパーとして前記第3の絶縁膜を研磨する第4の工程と、

前記第1の絶縁膜とともに前記第2及び第3の絶縁膜の 一部を除去する第5の工程と、

前記第2の絶縁膜の一部を選択的に除去して狭隙を形成し、前記柱状突起の両側面の一部及び前記柱状突起の近傍における前記半導体基板の表面の一部を露出させる第6の工程と、

前記狭隙の内壁を覆う第4の絶縁膜を形成する第7の工程と、

全面に不純物を導入して、前記柱状突起の上部の表面領域及び前記半導体基板の表面領域にそれぞれ拡散層を形成する第8の工程と、

前記狭隙内を前記第4の絶縁膜を介して埋め込むように 前記第3の絶縁膜上に第1の導電膜を形成する第9の工 程と、

前記第1の導電膜を加工して、前記第1の導電膜を分断する第10の工程とを有することを特徴とする半導体装置の製造方法。

【請求項48】 前記第6の工程の後、前記第7の工程の前に、前記第3の絶縁膜の上部を除去する第11の工程を更に有し、

前記第10の工程において、前記柱状突起の上面をストッパーとして前記第1の導電膜を研磨し、前記第1の導電膜を分断することを特徴とする請求項47に記載の半導体装置の製造方法。

【請求項49】 前記第10の工程の後、前記第1の導電膜を覆う第5の絶縁膜を形成する第12の工程と、前記第5の絶縁膜及び前記第4の絶縁膜を加工して、前記柱状突起の上面の一部を露出させる第13の工程と、露出した前記柱状突起の上面を含む前記第5の絶縁膜上に第2の導電膜をパターン形成し、前記第2の導電膜と前記柱状突起の上部の表面領域に形成された前記拡散層とを電気的に接続する第14の工程とを更に有することを特徴とする請求項47又は48に記載の半導体装置の製造方法。

【請求項50】 前記第9の工程において、前記第1の 導電膜上に第6の絶縁膜を形成し、

前記第10の工程において、前記第1の導電膜とともに 前記第6の絶縁膜を加工して溝部を形成することによ り、前記第1の導電膜を分断し、

前記第10の工程の後、前記溝部内で露出した少なくと も前記第1の導電膜の側壁に第7の絶縁膜を形成する第 15の工程と、

露出した前記柱状突起の上面を含む前記第6及び第7の 絶縁膜上に第2の導電膜をパターン形成し、前記第2の 導電膜と前記柱状突起の上部の表面領域に形成された前 記拡散層とを電気的に接続する第16の工程とを更に有 することを特徴とする請求項47又は48に記載の半導 体装置の製造方法。

【請求項51】 ゲート電極及びソース/ドレインを備えた半導体装置の製造方法において、

半導体基板上にエッチング速度の低いキャップ絶縁膜を 形成する第1の工程と、

前記第1の絶縁膜及び前記半導体基板を加工して、前記 半導体基板の表面に所定幅の柱状突起を形成する第2の 工程と、

前記柱状突起及び前記キャップ絶縁膜の側面のみにサイ

ドウォール絶縁膜を形成する第3の工程と、

前記柱状突起及び前記キャップ絶縁膜を埋め込む膜厚に 素子分離用絶縁膜を形成し、前記キャップ絶縁膜をストッパーとして前記素子分離用絶縁膜を研磨する第4の工程と、

前記キャップ絶縁膜とともにサイドウォール絶縁膜及び 前記素子分離用絶縁膜の一部を除去する第5の工程と、 前記サイドウォール絶縁膜の一部を選択的に除去して狭 隙を形成し、前記柱状突起の両側面の一部及び前記柱状 突起の近傍における前記半導体基板の表面の一部を露出 させる第6の工程と、

前記狭隙の内壁を覆うゲート絶縁膜を形成する第7の工程と、

前記狭隙内を前記ゲート絶縁膜を介して埋め込むように 前記素子分離用絶縁膜上に導電膜を形成する第8の工程 と、

前記導電膜をゲート電極形状にパターニングする第9の 工程と、

前記導電膜をマスクとして、前記柱状突起内に不純物を 導入してソース/ドレインを形成する第10の工程とを 有することを特徴とする半導体装置の製造方法。

【請求項52】 前記第6の工程の後に、全面に酸素イオン注入を施し、熱処理することで前記柱状突起内の所定部位に前記柱状突起を上下に2分する酸化層を形成する第11の工程を更に有し、

前記柱状突起の前記埋め込み絶縁層から上部を前記半導体基板から電気的に分離することを特徴とする請求項5 1に記載の半導体装置の製造方法。

【請求項53】 前記第8の工程において、

前記導電膜を、前記狭隙内を前記ゲート絶縁膜を介して 埋め込み前記素子分離用絶縁膜上で島状となるように加 工し、

前記導電膜の表面を覆うように容量絶縁膜を形成し、 前記容量絶縁膜を介して前記導電膜を覆うように更なる 導電膜を形成した後、当該更なる導電膜及び前記容量絶 縁膜を所定形状に加工して、

前記導電膜からなる浮遊ゲート電極と、当該浮遊ゲート電極と前記容量絶縁膜を介して対向する前記更なる導電膜からなる制御ゲート電極を形成することを特徴とする請求項51又は52に記載の半導体装置の製造方法。

【請求項54】 前記第9の工程の後に、前記ソース/ドレインの一方の上に容量絶縁膜を介して対向してなるキャパシタ電極を形成する第12の工程を更に有することを特徴とする請求項51又は52に記載の半導体装置の製造方法。

【請求項55】 半導体基板に、第1、第2及び第3のゲート電極とこれら第1、第2及び第3のゲート電極に 共通のソース及びドレインとを有する第1、第2及び第3のトランジスタを備えた半導体装置の製造方法であって、 前記半導体基板上にエッチング速度の低いキャップ絶縁 膜を形成する第1の工程と、

前記第1の絶縁膜及び前記半導体基板を加工して、前記 半導体基板の表面に所定幅の柱状突起を形成する第2の 工程と、

前記柱状突起及び前記キャップ絶縁膜の側面のみにサイドウォール絶縁膜を形成する第3の工程と、

前記柱状突起及び前記キャップ絶縁膜を埋め込む膜厚に 素子分離用絶縁膜を形成し、前記キャップ絶縁膜をストッパーとして前記素子分離用絶縁膜を研磨する第4の工程と、

前記キャップ絶縁膜とともにサイドウォール絶縁膜及び 前記素子分離用絶縁膜の一部を除去する第5の工程と、 前記サイドウォール絶縁膜の一部を選択的に除去して狭 隙を形成し、前記柱状突起の両側面の一部及び前記柱状 突起の近傍における前記半導体基板の表面の一部を露出 させる第6の工程と、

前記狭隙の内壁を覆うゲート絶縁膜を形成する第7の工程と、

前記狭隙内を前記ゲート絶縁膜を介して埋め込むように 前記素子分離用絶縁膜上に第1の導電膜を形成し、所定 形状に加工する第8の工程と、

前記第1の導電膜をマスクとして、前記柱状突起内に不 純物を導入して前記ソース及び前記ドレインを形成する 第9の工程と、

前記第1の導電膜を加工して、前記柱状突起上で前記第 1の導電膜を分断して、前記第1及び第2のゲート電極 を形成する第10の工程と、

前記第1及び第2のゲート電極上に層間絶縁膜を形成 し、前記層間絶縁膜を加工して前記柱状突起の上面に形 成された前記ゲート絶縁膜の一部のみを露出させる第1 1の工程と、

露出した前記ゲート絶縁膜上を含む前記層間絶縁膜上に第2の導電膜を形成し、当該第2の導電膜を加工して前記第3のゲート電極をパターン形成する第12の工程とを有することを特徴とする半導体装置の製造方法。

【請求項56】 前記第12の工程において、

前記第2の導電膜を、前記ゲート絶縁膜上で島状となるように加工し、

前記第2の導電膜の表面を覆うように容量絶縁膜を形成し、

前記容量絶縁膜を介して前記第2の導電膜を覆うように 第3の導電膜を形成した後、当該第3の導電膜及び前記 容量絶縁膜を所定形状に加工して、

前記第2の導電膜からなる浮遊ゲート電極と、当該浮遊ゲート電極と前記容量絶縁膜を介して対向する前記第3の導電膜からなる制御ゲート電極を形成することを特徴とする請求項55に記載の半導体装置の製造方法。

【請求項57】 前記第12の工程の後に、前記ソース /ドレインの一方の上に容量絶縁膜を介して対向してな るキャパシタ電極を形成する第13の工程を更に有する ことを特徴とする請求項55に記載の半導体装置の製造 方法。

【請求項58】 半導体基板に、第1及び第2のゲート 電極とこれら第1及び第2のゲート電極に共通のソース 及びドレインとを有する第1及び第2のトランジスタを 備えた半導体装置の製造方法であって、

前記半導体基板上にエッチング速度の低いキャップ絶縁 膜を形成する第1の工程と、

前記第1の絶縁膜及び前記半導体基板を加工して、前記 半導体基板の表面に所定幅の柱状突起を形成する第2の 工程と、

前記柱状突起及び前記キャップ絶縁膜の側面のみにサイドウォール絶縁膜を形成する第3の工程と、

前記柱状突起及び前記キャップ絶縁膜を埋め込む膜厚に 素子分離用絶縁膜を形成し、前記キャップ絶縁膜をストッパーとして前記素子分離用絶縁膜を研磨する第4の工程と、

前記キャップ絶縁膜とともにサイドウォール絶縁膜及び 前記素子分離用絶縁膜の一部を除去する第5の工程と、 前記サイドウォール絶縁膜の一部を選択的に除去して狭 隙を形成し、前記柱状突起の両側面の一部及び前記柱状 突起の近傍における前記半導体基板の表面の一部を露出 させる第6の工程と、

前記狭隙の内壁を覆うゲート絶縁膜を形成する第7の工 程と、

全面に不純物を導入して、前記柱状突起の上部の表面領域に前記ドレインを、前記半導体基板の表面領域に前記ソースをそれぞれ形成する第8の工程と、

前記狭隙内を前記ゲート絶縁膜を介して埋め込むように 前記素子分離用絶縁膜上に導電膜を形成する第9の工程 と、

前記導電膜を加工して、前記柱状突起上で前記導電膜を 分断し、前記第1及び第2のゲート電極を形成する第1 0の工程とを有することを特徴とする半導体装置の製造 方法。

【請求項59】 前記第6の工程の後、前記第7の工程の前に、前記素子分離用絶縁膜の上部を除去する第11の工程を更に有し、

前記第10の工程において、前記柱状突起の上面をストッパーとして前記導電膜を研磨し、前記導電膜を分断することを特徴とする請求項58に記載の半導体装置の製造方法。

【請求項60】 前記第10の工程の後、露出した前記柱状突起の上面及び前記導電膜を覆う層間絶縁膜を形成する第12の工程と、

前記層間絶縁膜を加工して、前記柱状突起の上面の一部 を再び露出させる第13の工程と、

露出した前記柱状突起の上面を含む前記層間絶縁膜上に 配線膜をパターン形成し、前記配線膜と前記ドレインと を電気的に接続する第14の工程とを更に有することを 特徴とする請求項58又は59に記載の半導体装置の製 造方法。

【請求項61】 半導体基板上に素子分離用絶縁膜となる第1の絶縁膜を形成する第1の工程と、

前記第1の絶縁膜を加工して、前記半導体基板の表面の 一部を露出させる溝部を形成する第2の工程と、

前記溝部を埋め込むように、前記第1の絶縁膜上を覆う 多結晶シリコン膜を形成する第3の工程と、

前記多結晶シリコン膜上に第2の絶縁膜を形成する第4 の工程と、

前記多結晶シリコン膜及び前記第2の絶縁膜を加工し、 前記溝部内の前記半導体基板上に前記多結晶シリコン膜 からなる柱状突起及び前記柱状突起のキャップ絶縁膜を 形成する第5の工程と、

熱処理を施し、前記柱状突起を単結晶化させる第6の工程と、

前記溝内で露出した前記半導体基板の表面及び前記柱状 突起の側面に第3の絶縁膜を形成する第7の工程と、

前記キャップ絶縁膜を不純物が通過する条件で全面に前 記不純物を導入した後、前記キャップ絶縁膜内に不純物 が止まる条件で全面に前記不純物を導入して、前記柱状 突起の上部の表面領域及び前記半導体基板の表面領域に 一対の拡散領域を形成する第8の工程と、

全面に導電膜を形成し、前記導電膜を所定形状に加工する第9の工程と、

前記キャップ絶縁膜をストッパーとして、前記キャップ 絶縁膜の表面が露出するまで前記導電膜を研磨し、前記 導電膜を分断する第10の工程とを有することを特徴と する半導体装置の製造方法。

【請求項62】 半導体基板上に素子分離用絶縁膜となる第1の絶縁膜を形成する第1の工程と、

前記第1の絶縁膜を加工して、前記半導体基板の表面の一部を露出させる第1の溝部を形成する第2の工程と、前記第1の溝部を埋め込むように、前記第1の絶縁膜上を覆う多結晶シリコン膜を形成する第3の工程と、

前記多結晶シリコン膜上に第2の絶縁膜を形成する第4 の工程と、

前記多結晶シリコン膜及び前記第2の絶縁膜を加工し、 前記第1の溝部内の前記半導体基板上に前記多結晶シリ コン膜からなり略中央部位を除き前記第1の溝部を充填 する形状の柱状突起及び前記柱状突起のキャップ絶縁膜 を形成する第5の工程と、

熱処理を施し、前記柱状突起を単結晶化させる第6の工程と、

前記第1の溝部内で露出した前記半導体基板の表面及び 前記柱状突起の前記略中央部位の側面に第3の絶縁膜を 形成する第7の工程と、

全面に前記第1の溝部内の露出部位を埋め込むように第 1の導電膜を形成する第8の工程と、 前記第1の導電膜及び前記キャップ絶縁膜を加工して、 前記第1の導電膜及び前記キャップ絶縁膜の両側に前記 柱状突起の上面を露出させる第9の工程と、

前記第1の導電膜をマスクとして、露出した前記柱状突起の上面から前記柱状突起内に不純物を導入し、一対の拡散層を形成する第10の工程と、

前記キャップ絶縁膜をストッパーとして前記第1の導電膜を研磨し、前記キャップ絶縁膜により前記第1の導電膜を分断する第11の工程とを有することを特徴とする半導体装置の製造方法。

【請求項63】 前記第11の工程の後、前記第1の導電膜を覆うように第4の絶縁膜を形成する第12の工程と、

前記第4の絶縁膜、前記第1の導電膜及び前記キャップ 絶縁膜を加工して、前記柱状突起の上面を露出させる第 2の溝部を形成する第13の工程と、

前記第2の溝部内で露出した少なくとも前記第1の導電膜の側面を覆う第5の絶縁膜を形成する第14の工程と、

前記第2の溝部を埋め込む第2の導電膜をパターン形成する第15の工程とを更に有することを特徴とする請求項62に記載の半導体装置の製造方法。

【請求項64】 請求項6,12,23及び29のいずれか1項に記載の半導体装置に記憶された多値の記憶情報の判定動作の各ステップが、コンピュータから読み出し可能に格納されていることを特徴とする記録媒体。

【請求項65】 前記容量絶縁膜が強誘電体膜であることを特徴とする請求項5,11,22及び28のいずれか1項に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、いわゆるDELTA (DEpleted Lean channel TrAnsistor)型の半導体装置及びその製造方法に関する。

[0002]

【従来の技術】近時における更なる微細拡散層及び高集積化の要請に応える半導体素子として、いわゆるDELTA型の半導体素子が注目されている。この半導体素子は、半導体基板上に素子分離用の絶縁層を介して柱状突起形状の半導体層が形成され、この半導体層の中央部位をゲート絶縁膜を介して覆うゲート電極と、このゲート電極の両側の半導体層に形成されたソース/ドレインとを有したSOI構造に構成されており、ソースードレイン間のチャネルが空乏化して高駆動能力を有するものである。

【0003】具体的には、例えば特開平6-31059 5号公報には、半導体基板内に酸素イオン注入を施して、柱状突起を含む半導体基板の上部を素子分離する手法が開示されている。

【0004】また、例えば特開平5-198817号公

報や特開平4-294585号公報には、柱状突起の上部と下部、或いは溝を埋め込むようにゲート電極が形成され、前記溝の底部にソース/ドレインが形成された構造が開示されている。

【0005】また、DELTA型に類似した半導体装置の一例として、特開平1-248557号公報には、半導体基板に形成された柱状突起の側面を囲む形状にゲート電極が形成され、柱状突起の上面及び柱状突起の周囲の半導体基板内にソース/ドレインとなる拡散領域が形成され、柱状突起の上面の拡散領域に接続されるようにキャパシタが設けられた半導体装置が開示されている。

#### [0006]

【発明が解決しようとする課題】しかしながら、特開平 6-310595号公報に開示された半導体装置においては、LOCOS法によるフィールド酸化膜のような厚い酸化膜ではないものの、やはり素子分離用絶縁膜を半導体基板に形成しなければならず、製造工程はそれだけ煩雑となることは避けられない。

【0007】また、特開平5-198817号公報や特開平4-294585号公報に開示された半導体装置は、半導体基板に形成された柱状突起の上下部にソース/ドレインが形成されているのみであり、近時における多チャネル化の要請に応える構成を有していない。

【0008】また、特開平1-248557号公報に開示された半導体装置においては、異方性エッチングにより、柱状突起の側面を覆うようにゲート電極が形成されるため、ゲート電極の膜厚や形状等を均一に形成することは不可能であり、素子の微細化が進むにつれてゲート電極の形状制御が極めて困難となる。

【0009】そこで、本発明の目的は、一対のソース/ドレインに対応した3つのチャネルを有し、しかも通常のバルク型のトランジスタと同一の半導体基板上に選択的に形成され、超微細構造且つ高駆動能力を有する半導体装置及びその製造方法を提供することである。

#### [0010]

【課題を解決するための手段】本発明の半導体装置は、表面に柱状突起が一体形成されてなる形状に加工された半導体基板と、前記柱状突起の表面の略中央部位を覆うように第1の絶縁膜を介してパターン形成されてなる導電膜と、前記導電膜の両側の前記柱状突起内に不純物が導入されてなる一対の拡散領域と、前記柱状突起を側面から埋め込むように前記半導体基板上に形成された第2の絶縁膜とを有しており、前記導電膜は、前記第2の導電膜上に延びて形成された延長部を備える。

【0011】本発明の半導体装置の一態様例は、前記柱 状突起内の所定部位に前記導電膜と交差して前記柱状突 起を上下に2分する埋め込み絶縁層を有し、前記柱状突 起の前記埋め込み絶縁層から上部が前記半導体基板から 電気的に分離されている。

【0012】本発明の半導体装置の一態様例において

は、前記柱状突起の厚みが 0. 15 μ m以下である。

【0013】本発明の半導体装置の一態様例においては、前記柱状突起の前記埋め込み絶縁層から上部までの高さが $0.1\mu$  m以下である。

【0014】本発明の半導体装置の一態様例においては、前記導電膜は、前記柱状突起の表面の略中央部位を覆うように前記第1の絶縁膜を介してパターン形成された島状の第1の電極と、前記第1の電極を覆う容量絶縁膜と、前記容量絶縁膜を介して前記第1の電極と対向して延在する第2の電極とを備え、前記導電膜、前記一対の拡散領域からメモリセルが構成されている。

【0015】この場合、前記メモリセルが、3つ以上の 異なるしきい値から選択された1つのしきい値に対応し てデータを記憶する多値メモリセルである。

【0016】本発明の半導体装置の一態様例は、キャパシタを備え、前記キャパシタは、下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを備え、前記下部電極は、前記一対の拡散領域のどちらか一方と接続されている。

【0017】本発明の半導体装置は、表面に柱状突起が一体形成されてなる形状に加工された半導体基板と、前記柱状突起の各側面の略中央部位を覆うように第1の絶縁膜を介して形成され、互いに電気的に分離されて対向する第1の導電膜及び第2の導電膜と、前記柱状突起の上面の略中央部位を覆うように第2の絶縁膜を介して形成され、前記第1及び第2の導電膜と電気的に分離されてなる第3の導電膜と、前記第1、第2及び第3の導電膜の両側の前記柱状突起内に不純物が導入されてなる一対の拡散領域と、前記柱状突起の側面を埋め込むように前記半導体基板上に形成された第3の絶縁膜とを有する。

【0018】本発明の半導体装置の一態様例においては、前記柱状突起の厚みが $0.15\mu$  m以下である。

【0019】本発明の半導体装置の一態様例は、前記第3の導電膜と前記第1及び第2の導電膜との間に、サイドウォール絶縁膜を有する。

【0020】本発明の半導体装置の一態様例においては、前記第3の導電膜は、前記柱状突起の上面の略中央部位を覆うように前記第2の絶縁膜を介して形成された島状の第1の電極と、前記第1の電極を覆う容量絶縁膜と、前記容量絶縁膜を介して前記第1の電極と対向して延在する第2の電極とを備え、前記第3の導電膜、前記一対の拡散領域からメモリセルが構成されている。

【0021】この場合、前記メモリセルが、3つ以上の 異なるしきい値から選択された1つのしきい値に対応し てデータを記憶する多値メモリセルである。

【0022】本発明の半導体装置の一態様例は、キャパシタを備え、前記キャパシタは、下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを備え、前記下部電極は、前記一対の

拡散領域のどちらか一方と接続されている。

【0023】本発明の半導体装置は、表面に柱状突起が一体形成された形状に加工されてなる半導体基板と、前記柱状突起の各側面の略中央部位を覆うように第1の絶縁膜を介して形成され、前記第1の絶縁膜及び前記柱状突起を介して互いに電気的に分離されて対向する第1の導電膜及び第2の導電膜と、前記柱状突起の上部の表面領域及び前記第1の絶縁膜を介した前記第1及び第2の導電膜の下部の前記半導体基板の表面領域にそれぞれ不純物が導入されてなる各拡散領域と、前記柱状突起の側面を埋め込むように前記半導体基板上に形成された第2の絶縁膜とを有する。

【0024】本発明の半導体装置の一態様例は、前記柱 状突起の上部の表面領域に形成された前記拡散領域と電 気的に接続されてなる第3の導電膜を更に有する。

【0025】本発明の半導体装置の一態様例は、前記第3の導電膜と前記第1及び第2の導電膜との間に、サイドウォール絶縁膜を有する。

【0026】本発明の半導体装置の一態様例は、前記柱 状突起の上面にパターン形成された第3の絶縁膜を更に 有する。

【0027】本発明の半導体装置の一態様例においては、前記第1及び第2の導電膜の幅と前記柱状突起の幅が略同一とされている。

【0028】本発明の半導体装置の一態様例においては、前記柱状突起の厚みが0.15μm以下である。

【0029】本発明の半導体装置は、ゲート及びソース /ドレインを備えてなる半導体装置であって、半導体基 板の表面が素子活性領域として機能する柱状突起を有す る形状に加工され、前記柱状突起の表面の略中央部位を 覆うようにゲート絶縁膜を介して前記ゲートが形成され ているとともに、前記ゲートの両側の前記柱状突起内に 不純物が導入されて前記ソース/ドレインが形成されて おり、前記柱状突起の側面を埋め込むように前記半導体 基板上に素子分離用絶縁膜が形成されおり、前記ゲート 電極は、前記素子分離用絶縁膜上に延びて形成された延 長部を有し、前記延長部は、前記柱状突起の上部領域に 形成された前記ゲート絶縁膜上に延びて形成され、前記 柱状突起と交差するように配置されており、前記ゲート 電極は、前記素子分離用絶縁膜の側面と前記柱状突起の 少なくとも一部の側面に形成された前記ゲート絶縁膜と の間に形成されているている。

【0030】本発明の半導体装置の一態様例は、前記柱 状突起内の所定部位に前記ゲートと交差して前記柱状突 起を上下に2分する埋め込み絶縁層を有し、前記柱状突 起の前記埋め込み絶縁層から上部が前記半導体基板から 電気的に分離されている。

【0031】本発明の半導体装置の一態様例においては、前記ゲートは、前記柱状突起の上面の略中央部位を 覆うように前記ゲート絶縁膜を介して形成された島状の 浮遊ゲート電極と、前記浮遊ゲート電極を覆う容量絶縁 膜と、前記容量絶縁膜を介して前記浮遊ゲート電極と対 向して延在する制御ゲート電極とを備え、前記ゲート電 極、前記ソース/ドレインからメモリセルが構成されて いる。

【0032】この場合、前記メモリセルが、3つ以上の 異なるしきい値から選択された1つのしきい値に対応し てデータを記憶する多値メモリセルである。

【0033】本発明の半導体装置の一態様例は、キャパシタを備え、前記キャパシタは、下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを備え、前記下部電極は、前記ソース/ドレインのどちらか一方と接続されている。

【0034】本発明の半導体装置は、半導体基板に、第 1、第2及び第3のゲートとこれら第1、第2及び第3 のゲートに共通のソース及びドレインとを有する第1、 第2及び第3のトランジスタを備えてなる半導体装置で あって、前記半導体基板は、表面に素子活性領域として 機能する柱状突起を有する形状に加工されており、前記 第1及び第2のゲートは、前記柱状突起の表面の略中央 部位を覆うように第1のゲート絶縁膜を介して互いに電 気的に分離されて対向するように形成されており、前記 第3のゲートは、前記柱状突起の上面の略中央部位を覆 うように第2のゲート絶縁膜を介して形成され、前記第 1及び第2のゲートと電気的に分離されるように形成さ れており、前記ソース及びドレインは、前記第1、第2 及び第3のゲートの両側の前記柱状突起内に不純物が導 入されて形成されており、前記柱状突起の側面を埋め込 むように前記半導体基板上に素子分離用絶縁膜が形成さ れている。

【0035】本発明の半導体装置の一態様例においては、前記第1のゲート絶縁膜と前記第2のゲート絶縁膜とが同一の熱酸化膜である。

【0036】本発明の半導体装置の一態様例は、前記第3のゲートと前記第1及び第2のゲートとの間に、サイドウォール絶縁膜を有する。

【0037】本発明の半導体装置の一態様例においては、前記第3のゲートは、前記柱状突起の上面の略中央部位を覆うように前記第2のゲート絶縁膜を介して形成された島状の浮遊ゲート電極と、前記浮遊ゲート電極を覆う容量絶縁膜と、前記容量絶縁膜を介して前記浮遊ゲート電極と対向して延在する制御ゲート電極とを備え、前記第3のゲート電極、前記ソース及びドレインからメモリセルが構成されている。

【0038】この場合、前記メモリセルが、3つ以上の 異なるしきい値から選択された1つのしきい値に対応し てデータを記憶する多値メモリセルである。

【0039】本発明の半導体装置の一態様例は、キャパシタを備え、前記キャパシタは、下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成

された上部電極とを備え、前記下部電極は、前記ソース 及びドレインのどちらか一方と接続されている。

【0040】本発明の半導体装置は、半導体基板に、第1及び第2のゲートとこれら第1及び第2のゲートに共通のソース及びドレインとを有する第1及び第2のトランジスタを備えてなる半導体装置であって、前記半導体基板は、表面に素子活性領域として機能する柱状突起を有する形状に加工されており、前記第1及び第2のゲートは、前記柱状突起の表面の略中央部位を覆うようにゲート絶縁膜を介して互いに電気的に分離されて対向するように形成されており、前記ソースは、前記柱状突起の下部の前記半導体基板の表面領域に不純物が導入されて形成されており、前記ドレインは、前記柱状突起の上部の表面領域に不純物が導入されて形成されて形成されており、前記柱状突起の側面を埋め込むように前記半導体基板上に素子分離用絶縁膜が形成されている。

【0041】本発明の半導体装置の一態様例は、前記柱 状突起の上部の表面領域に形成された前記ドレインと電 気的に接続されてなる配線膜を更に有する。

【0042】本発明の半導体装置の一態様例は、前記配線膜と前記第1及び第2の導電膜との間に、サイドウォール絶縁膜を有する。

【0043】本発明の半導体装置の製造方法は、半導体 基板上にエッチング速度の低い第1の絶縁膜を形成する 第1の工程と、前記第1の絶縁膜及び前記半導体基板を 加工して、前記半導体基板の表面に所定幅の柱状突起を 形成する第2の工程と、前記柱状突起及び前記第1の絶 縁膜の側面のみに前記第2の絶縁膜を形成する第3の工 程と、前記柱状突起及び前記第1の絶縁膜を埋め込む膜 厚に第3の絶縁膜を形成し、前記第1の絶縁膜をストッ パーとして前記第3の絶縁膜を研磨する第4の工程と、 前記第1の絶縁膜とともに前記第2及び第3の絶縁膜の 一部を除去する第5の工程と、前記第2の絶縁膜の一部 を選択的に除去して狭隙を形成し、前記柱状突起の両側 面の一部及び前記柱状突起の近傍における前記半導体基 板の表面の一部を露出させる第6の工程と、前記狭隙の 内壁を覆う第4の絶縁膜を形成する第7の工程と、前記 狭隙内を前記第4の絶縁膜を介して埋め込むように前記 第3の絶縁膜上に導電膜を形成し、前記導電膜を所定形 状に加工する第8の工程と、前記柱状突起内に不純物を 導入し、前記導電膜の両側に一対の拡散領域を形成する 第9の工程とを有する。

【0044】本発明の半導体装置の製造方法の一態様例は、前記第6の工程の後に、全面に酸素イオン注入を施し、熱処理することで前記柱状突起内の所定部位に前記柱状突起を上下に2分する酸化層を形成する第10の工程を更に有し、前記柱状突起の前記埋め込み絶縁層から上部を前記半導体基板から電気的に分離する。

【0045】本発明の半導体装置の製造方法の一態様例においては、前記第8の工程において、前記導電膜を、

前記狭隙内を前記第4の絶縁膜を介して埋め込み前記第3の絶縁膜上で島状となるように加工し、前記導電膜の表面を覆うように第5の絶縁膜を形成し、前記第5の絶縁膜を介して前記導電膜を覆うように更なる導電膜を形成した後、当該更なる導電膜及び前記第5の絶縁膜を所定形状に加工して、前記導電膜からなる浮遊ゲート電極と、当該浮遊ゲート電極と前記第5の絶縁膜からなる容量絶縁膜を介して対向する前記更なる導電膜からなる制御ゲート電極を形成する。

【0046】本発明の半導体装置の製造方法の一態様例は、前記第9の工程の後に、前記一対の拡散領域の一方の上に容量絶縁膜を介して対向してなるキャパシタ電極を形成する第11の工程を更に有する。

【0047】本発明の半導体装置の製造方法の一態様例においては、前記第2の工程において、前記柱状突起の厚みを0.15 $\mu$ m以下とする。

【0048】本発明の半導体装置の製造方法の一態様例においては、前記第10の工程において、前記柱状突起の前記埋め込み絶縁層から上部までの高さが $0.1\mu$  m以下となるように酸素イオン注入を行う。

【0049】本発明の半導体装置の製造方法は、半導体 基板上にエッチング速度の低い第1の絶縁膜を形成する 第1の工程と、前記第1の絶縁膜及び前記半導体基板を 加工して、前記半導体基板の表面に所定幅の柱状突起を 形成する第2の工程と、前記柱状突起及び前記第1の絶 縁膜の側面のみに前記第2の絶縁膜を形成する第3の工 程と、前記柱状突起及び前記第1の絶縁膜を埋め込む膜 厚に第3の絶縁膜を形成し、前記第1の絶縁膜をストッ パーとして前記第3の絶縁膜を研磨する第4の工程と、 前記第1の絶縁膜とともに前記第2及び第3の絶縁膜の 一部を除去する第5の工程と、前記第2の絶縁膜の一部 を選択的に除去して狭隙を形成し、前記柱状突起の両側 面の一部及び前記柱状突起の近傍における前記半導体基 板の表面の一部を露出させる第6の工程と、前記狭隙の 内壁を覆う第4の絶縁膜を形成する第7の工程と、前記 狭隙内を前記第4の絶縁膜を介して埋め込むように前記 第3の絶縁膜上に第1の導電膜を形成し、所定形状に加 工する第8の工程と、前記第1の導電膜をマスクとし て、前記柱状突起内に不純物を導入して一対の拡散領域 を形成する第9の工程と、前記第1の導電膜を加工し て、前記第4の絶縁膜を介した前記柱状突起上で前記第 1の導電膜を分断する第10の工程と、前記柱状突起の 上面と前記第4の絶縁膜を介して対向するとともに、前 記第1の導電膜と絶縁してなる第2の導電膜をパターン 形成する第11の工程とを有する。

【0050】本発明の半導体装置の製造方法の一態様例においては、前記第8の工程において、前記第1の導電膜上に第5の絶縁膜を形成し、前記第5の絶縁膜とともに前記第1の導電膜を所定形状に加工し、前記第10の工程において、前記第1の導電膜とともに前記第5の絶

縁膜を加工して溝部を形成することにより、前記第1の 導電膜を分断し、前記第11の工程において、前記溝部 内で露出した少なくとも前記第1の導電膜の側壁に第6 の絶縁膜を形成し、前記第6の絶縁膜を介して前記第2 の導電膜を形成する。

【0051】本発明の半導体装置の製造方法の一態様例は、前記第11の工程の後に、前記一対の拡散領域の一方の上に容量絶縁膜を介して対向してなるキャパシタ電極を形成する第12の工程を更に有する。

【0052】本発明の半導体装置の製造方法は、半導体 基板上に第1の絶縁膜をパターン形成した後、前記第1 の絶縁膜を覆うように第2の絶縁膜を形成する第1の工 程と、前記第2の絶縁膜の全面を異方性エッチングし て、前記第1の絶縁膜の側面のみに前記第2の絶縁膜を 残す第2の工程と、前記第1の絶縁膜のみを選択的に除 去する第3の工程と、前記第2の絶縁膜をマスクとして 前記半導体基板を加工して、前記半導体基板の表面に所 定幅の柱状突起を形成する第4の工程と、前記柱状突起 の側面のみに前記第3の絶縁膜を形成する第5の工程 と、前記柱状突起及び前記第2の絶縁膜を埋め込む膜厚 に第4の絶縁膜を形成し、前記第2の絶縁膜をストッパ ーとして前記第4の絶縁膜を研磨する第6の工程と、前 記第2の絶縁膜とともに前記第3及び第4の絶縁膜の一 部を除去する第7の工程と、前記第3の絶縁膜の一部を 選択的に除去して狭隙を形成し、前記柱状突起の両側面 の近傍の一部及び前記柱状突起の近傍における前記半導 体基板の表面の一部を露出させる第8の工程と、前記狭 隙の内壁を覆う第5の絶縁膜を形成する第9の工程と、 前記狭隙内を前記第5の絶縁膜を介して埋め込むように 前記第4の絶縁膜上に導電膜を形成し、所定形状に加工 する第10の工程と、前記導電膜をマスクとして、前記 柱状突起内に不純物を導入して一対の拡散領域を形成す る第11の工程とを有する。

【0053】本発明の半導体装置の製造方法の一態様例は、前記第8の工程の後に、全面に酸素イオン注入を施し、熱処理することで前記柱状突起内の所定部位に前記柱状突起を上下に2分する酸化層を形成する第12の工程を更に有し、前記柱状突起の前記埋め込み絶縁層から上部を前記半導体基板から電気的に分離する。

【0054】本発明の半導体装置の製造方法の一態様例においては、前記第10の工程において、前記導電膜を、前記狭隙内を前記第5の絶縁膜を介して埋め込み前記第4の絶縁膜上で島状となるように加工し、前記導電膜の表面を覆うように第6の絶縁膜を形成し、前記第6の絶縁膜を形成した後、当該更なる導電膜及び前記第6の絶縁膜を所定形状に加工して、前記導電膜からなる浮遊ゲート電極と、当該浮遊ゲート電極と前記第6の絶縁膜からなる容量絶縁膜を介して対向する前記更なる導電膜からなる制御ゲート電極を形成する。

【0055】本発明の半導体装置の製造方法の一態様例は、前記第11の工程の後に、前記一対の拡散領域の一方の上に容量絶縁膜を介して対向してなるキャパシタ電極を形成する第13の工程を更に有する。

【0056】本発明の半導体装置の製造方法は、半導体 基板上にエッチング速度の低い第1の絶縁膜を形成する 第1の工程と、前記第1の絶縁膜及び前記半導体基板を 加工して、前記半導体基板の表面に所定幅の柱状突起を 形成する第2の工程と、前記柱状突起及び前記第1の絶 縁膜の側面のみに前記第2の絶縁膜を形成する第3の工 程と、前記柱状突起及び前記第1の絶縁膜を埋め込む膜 厚に第3の絶縁膜を形成し、前記第1の絶縁膜をストッ パーとして前記第3の絶縁膜を研磨する第4の工程と、 前記第1の絶縁膜とともに前記第2及び第3の絶縁膜の 一部を除去する第5の工程と、前記第2の絶縁膜の一部 を選択的に除去して狭隙を形成し、前記柱状突起の両側 面の一部及び前記柱状突起の近傍における前記半導体基 板の表面の一部を露出させる第6の工程と、前記狭隙の 内壁を覆う第4の絶縁膜を形成する第7の工程と、全面 に不純物を導入して、前記柱状突起の上部の表面領域及 び前記半導体基板の表面領域にそれぞれ拡散層を形成す る第8の工程と、前記狭隙内を前記第4の絶縁膜を介し て埋め込むように前記第3の絶縁膜上に第1の導電膜を 形成する第9の工程と、前記第1の導電膜を加工して、 前記第1の導電膜を分断する第10の工程とを有する。

【0057】本発明の半導体装置の製造方法の一態様例は、前記第6の工程の後、前記第7の工程の前に、前記第3の絶縁膜の上部を除去する第11の工程を更に有し、前記第10の工程において、前記柱状突起の上面をストッパーとして前記第1の導電膜を研磨し、前記第1の導電膜を分断する。

【0058】本発明の半導体装置の製造方法の一態様例は、前記第10の工程の後、前記第1の導電膜を覆う第5の絶縁膜を形成する第12の工程と、前記第5の絶縁膜及び前記第4の絶縁膜を加工して、前記柱状突起の上面の一部を露出させる第13の工程と、露出した前記柱状突起の上面を含む前記第5の絶縁膜上に第2の導電膜をパターン形成し、前記第2の導電膜と前記柱状突起の上部の表面領域に形成された前記拡散層とを電気的に接続する第14の工程とを更に有する。

【0059】本発明の半導体装置の製造方法の一態様例においては、前記第9の工程において、前記第1の導電膜上に第6の絶縁膜を形成し、前記第10の工程において、前記第1の導電膜とともに前記第6の絶縁膜を加工して溝部を形成することにより、前記第1の導電膜を分断し、前記第10の工程の後、前記溝部内で露出した少なくとも前記第1の導電膜の側壁に第7の絶縁膜を形成する第15の工程と、露出した前記柱状突起の上面を含む前記第6及び第7の絶縁膜上に第2の導電膜をパターン形成し、前記第2の導電膜と前記柱状突起の上部の表

面領域に形成された前記拡散層とを電気的に接続する第 16の工程とを更に有する。

【0060】本発明の半導体装置の製造方法は、ゲート 及びソース/ドレインを備えた半導体装置の製造方法で あって、半導体基板上にエッチング速度の低いキャップ 絶縁膜を形成する第1の工程と、前記第1の絶縁膜及び 前記半導体基板を加工して、前記半導体基板の表面に所 定幅の柱状突起を形成する第2の工程と、前記柱状突起 及び前記キャップ絶縁膜の側面のみにサイドウォール絶 縁膜を形成する第3の工程と、前記柱状突起及び前記キ ャップ絶縁膜を埋め込む膜厚に素子分離用絶縁膜を形成 し、前記キャップ絶縁膜をストッパーとして前記素子分 離用絶縁膜を研磨する第4の工程と、前記キャップ絶縁 膜とともにサイドウォール絶縁膜及び前記素子分離用絶 縁膜の一部を除去する第5の工程と、前記サイドウォー ル絶縁膜の一部を選択的に除去して狭隙を形成し、前記 柱状突起の両側面の一部及び前記柱状突起の近傍におけ る前記半導体基板の表面の一部を露出させる第6の工程 と、前記狭隙の内壁を覆うゲート絶縁膜を形成する第7 の工程と、前記狭隙内を前記ゲート絶縁膜を介して埋め 込むように前記素子分離用絶縁膜上に導電膜を形成する 第8の工程と、前記導電膜をゲート形状にパターニング する第9の工程と、前記導電膜をマスクとして、前記柱 状突起内に不純物を導入してソース/ドレインを形成す る第10の工程とを有する。

【0061】本発明の半導体装置の製造方法の一態様例は、前記第6の工程の後に、全面に酸素イオン注入を施し、熱処理することで前記柱状突起内の所定部位に前記柱状突起を上下に2分する酸化層を形成する第11の工程を更に有し、前記柱状突起の前記埋め込み絶縁層から上部を前記半導体基板から電気的に分離する。

【0062】本発明の半導体装置の製造方法の一態様例においては、前記第8の工程において、前記導電膜を、前記狭隙内を前記ゲート絶縁膜を介して埋め込み前記素子分離用絶縁膜上で島状となるように加工し、前記導電膜の表面を覆うように容量絶縁膜を形成し、前記容量絶縁膜を形成して前記導電膜を覆うように更なる導電膜を形成した後、当該更なる導電膜及び前記容量絶縁膜を所定形状に加工して、前記導電膜からなる浮遊ゲート電極と、当該浮遊ゲート電極と前記容量絶縁膜を介して対向する前記更なる導電膜からなる制御ゲート電極を形成する。

【0063】本発明の半導体装置の製造方法の一態様例は、前記第9の工程の後に、前記ソース/ドレインの一方の上に容量絶縁膜を介して対向してなるキャパシタ電極を形成する第12の工程を更に有する。

【0064】本発明の半導体装置の製造方法は、半導体 基板に、第1、第2及び第3のゲートとこれら第1、第 2及び第3のゲートに共通のソース及びドレインとを有 する第1、第2及び第3のトランジスタを備えた半導体 装置の製造方法であって、前記半導体基板上にエッチン グ速度の低いキャップ絶縁膜を形成する第1の工程と、 前記第1の絶縁膜及び前記半導体基板を加工して、前記 半導体基板の表面に所定幅の柱状突起を形成する第2の 工程と、前記柱状突起及び前記キャップ絶縁膜の側面の みにサイドウォール絶縁膜を形成する第3の工程と、前 記柱状突起及び前記キャップ絶縁膜を埋め込む膜厚に素 子分離用絶縁膜を形成し、前記キャップ絶縁膜をストッ パーとして前記素子分離用絶縁膜を研磨する第4の工程 と、前記キャップ絶縁膜とともにサイドウォール絶縁膜 及び前記素子分離用絶縁膜の一部を除去する第5の工程 と、前記サイドウォール絶縁膜の一部を選択的に除去し て狭隙を形成し、前記柱状突起の両側面の一部及び前記 柱状突起の近傍における前記半導体基板の表面の一部を 露出させる第6の工程と、前記狭隙の内壁を覆うゲート 絶縁膜を形成する第7の工程と、前記狭隙内を前記ゲー ト絶縁膜を介して埋め込むように前記素子分離用絶縁膜 上に第1の導電膜を形成し、所定形状に加工する第8の 工程と、前記第1の導電膜をマスクとして、前記柱状突 起内に不純物を導入して前記ソース及び前記ドレインを 形成する第9の工程と、前記第1の導電膜を加工して、 前記柱状突起上で前記第1の導電膜を分断して、前記第 1及び第2のゲートを形成する第10の工程と、前記第 1及び第2のゲート上に層間絶縁膜を形成し、前記層間 絶縁膜を加工して前記柱状突起の上面に形成された前記 ゲート絶縁膜の一部のみを露出させる第11の工程と、 露出した前記ゲート絶縁膜上を含む前記層間絶縁膜上に 第2の導電膜を形成し、当該第2の導電膜を加工して前 記第3のゲートをパターン形成する第12の工程とを有

【0065】本発明の半導体装置の製造方法の一態様例においては、前記第12の工程において、前記第2の導電膜を、前記ゲート絶縁膜上で島状となるように加工し、前記第2の導電膜の表面を覆うように容量絶縁膜を形成し、前記容量絶縁膜を介して前記第2の導電膜を覆うように第3の導電膜を形成した後、当該第3の導電膜及び前記容量絶縁膜を所定形状に加工して、前記第2の導電膜からなる浮遊ゲート電極と、当該浮遊ゲート電極と前記容量絶縁膜を介して対向する前記第3の導電膜からなる制御ゲート電極を形成する。

【0066】本発明の半導体装置の製造方法の一態様例は、前記第12の工程の後に、前記ソース/ドレインの一方の上に容量絶縁膜を介して対向してなるキャパシタ電極を形成する第13の工程を更に有する。

【0067】本発明の半導体装置の製造方法は、半導体基板に、第1及び第2のゲートとこれら第1及び第2のゲートに共通のソース及びドレインとを有する第1及び第2のトランジスタを備えた半導体装置の製造方法であって、前記半導体基板上にエッチング速度の低いキャップ絶縁膜を形成する第1の工程と、前記第1の絶縁膜及

び前記半導体基板を加工して、前記半導体基板の表面に 所定幅の柱状突起を形成する第2の工程と、前記柱状突 起及び前記キャップ絶縁膜の側面のみにサイドウォール 絶縁膜を形成する第3の工程と、前記柱状突起及び前記 キャップ絶縁膜を埋め込む膜厚に素子分離用絶縁膜を形 成し、前記キャップ絶縁膜をストッパーとして前記素子 分離用絶縁膜を研磨する第4の工程と、前記キャップ絶 縁膜とともにサイドウォール絶縁膜及び前記素子分離用 絶縁膜の一部を除去する第5の工程と、前記サイドウォ ール絶縁膜の一部を選択的に除去して狭隙を形成し、前 記柱状突起の両側面の一部及び前記柱状突起の近傍にお ける前記半導体基板の表面の一部を露出させる第6の工 程と、前記狭隙の内壁を覆うゲート絶縁膜を形成する第 7の工程と、全面に不純物を導入して、前記柱状突起の 上部の表面領域に前記ドレインを、前記半導体基板の表 面領域に前記ソースをそれぞれ形成する第9の工程と、 前記狭隙内を前記ゲート絶縁膜を介して埋め込むように 前記素子分離用絶縁膜上に導電膜を形成する第9の工程 と、前記導電膜を加工して、前記柱状突起上で前記導電 膜を分断し、前記第1及び第2のゲートを形成する第1 0の工程とを有する。

【0068】本発明の半導体装置の製造方法の一態様例は、前記第6の工程の後、前記第7の工程の前に、前記素子分離用絶縁膜の上部を除去する第11の工程を更に有し、前記第10の工程において、前記柱状突起の上面をストッパーとして前記導電膜を研磨し、前記導電膜を分断する。

【0069】本発明の半導体装置の製造方法の一態様例は、前記第10の工程の後、露出した前記柱状突起の上面及び前記導電膜を覆う層間絶縁膜を形成する第12の工程と、前記層間絶縁膜を加工して、前記柱状突起の上面の一部を再び露出させる第13の工程と、露出した前記柱状突起の上面を含む前記層間絶縁膜上に配線膜をパターン形成し、前記配線膜と前記ドレインとを電気的に接続する第14の工程とを更に有する。

【0070】本発明の半導体装置の製造方法は、半導体基板上に素子分離用絶縁膜となる第1の絶縁膜を形成する第1の工程と、前記第1の絶縁膜を加工して、前記半導体基板の表面の一部を露出させる溝部を形成する第2の工程と、前記溝部を埋め込むように、前記第1の絶縁膜上を覆う多結晶シリコン膜を形成する第3の工程と、前記多結晶シリコン膜上に第2の絶縁膜を形成する第4の工程と、前記多結晶シリコン膜及び前記第2の絶縁膜を加工し、前記溝部内の前記半導体基板上に前記多結晶シリコン膜からなる柱状突起及び前記柱状突起のキャップ絶縁膜を形成する第5の工程と、熱処理を施し、前記柱状突起を単結晶化させる第6の工程と、前記溝内で露出した前記半導体基板の表面及び前記柱状突起の側面に第3の絶縁膜を形成する第7の工程と、前記キャップ絶縁膜を不純物が通過する条件で全面に前記不純物を導入

した後、前記キャップ絶縁膜内に不純物が止まる条件で全面に前記不純物を導入して、前記柱状突起の上部の表面領域及び前記半導体基板の表面領域に一対の拡散領域を形成する第8の工程と、全面に導電膜を形成し、前記導電膜を所定形状に加工する第9の工程と、前記キャップ絶縁膜をストッパーとして、前記キャップ絶縁膜の表面が露出するまで前記導電膜を研磨し、前記導電膜を分断する第10の工程とを有する。

【0071】本発明の半導体装置の製造方法は、半導体 基板上に素子分離用絶縁膜となる第1の絶縁膜を形成す る第1の工程と、前記第1の絶縁膜を加工して、前記半 導体基板の表面の一部を露出させる第1の溝部を形成す る第2の工程と、前記第1の溝部を埋め込むように、前 記第1の絶縁膜上を覆う多結晶シリコン膜を形成する第 3の工程と、前記多結晶シリコン膜上に第2の絶縁膜を 形成する第4の工程と、前記多結晶シリコン膜及び前記 第2の絶縁膜を加工し、前記第1の溝部内の前記半導体 基板上に前記多結晶シリコン膜からなり略中央部位を除 き前記第1の溝部を充填する形状の柱状突起及び前記柱 状突起のキャップ絶縁膜を形成する第5の工程と、熱処 理を施し、前記柱状突起を単結晶化させる第6の工程 と、前記第1の溝部内で露出した前記半導体基板の表面 及び前記柱状突起の前記略中央部位の側面に第3の絶縁 膜を形成する第7の工程と、全面に前記第1の溝部内の 露出部位を埋め込むように第1の導電膜を形成する第8 の工程と、前記第1の導電膜及び前記キャップ絶縁膜を 加工して、前記第1の導電膜及び前記キャップ絶縁膜の 両側に前記柱状突起の上面を露出させる第9の工程と、 前記第1の導電膜をマスクとして、露出した前記柱状突 起の上面から前記柱状突起内に不純物を導入し、一対の 拡散層を形成する第10の工程と、前記キャップ絶縁膜 をストッパーとして前記第1の導電膜を研磨し、前記キ ャップ絶縁膜により前記第1の導電膜を分断する第11 の工程とを有する。

【0072】本発明の半導体装置の製造方法の一態様例は、前記第11の工程の後、前記第1の導電膜を覆うように第4の絶縁膜を形成する第12の工程と、前記第4の絶縁膜、前記第1の導電膜及び前記キャップ絶縁膜を加工して、前記柱状突起の上面を露出させる第2の溝部を形成する第13の工程と、前記第2の溝部内で露出した少なくとも前記第1の導電膜の側面を覆う第5の絶縁膜を形成する第14の工程と、前記第2の溝部を埋め込む第2の導電膜をパターン形成する第15の工程とを更に有する。

【0073】本発明の記憶媒体には、記憶された前記多値の記憶情報の判定動作の各ステップがコンピュータから読み出し可能に格納されている。

【0074】本発明の半導体装置の一態様例においては、前記容量絶縁膜が強誘電体膜である。

[0075]

【作用】本発明の半導体装置は、半導体基板と一体に加工形成されてなる柱状突起のほぼ中央部位を第1の絶縁膜(ゲート絶縁膜)を介して覆う導電膜(ゲート)と、この導電膜の両側の柱状突起に不純物が導入されてなる一対の拡散領域(ソース/ドレイン)とを備え、柱状突起を埋め込むように第2の絶縁膜(素子分離用絶縁膜)が形成されて構成されており、以下に示すように、導電膜及び柱状突起から3つのチャネルが形成される。

【0076】先ず、柱状突起の上面において、導電膜の長手方向にほぼ直交する方向の幅がゲート長 L、柱状突起の長手方向にほぼ直交する方向の幅がチャネル幅W1として規定されて、第1のチャネルが構成される。一方、柱状突起の両側面において、ゲート長が上述の L、柱状突起の半導体基板からの高さがほぼチャネル幅W2として規定されて、互いに対向するように第2及び第3のチャネルが構成される。ここで、チャネル幅W1は、第2及び第3のチャネルで構成されるトランジスタの空乏層の厚みをも規定し、それ自体でSOI構造における2ゲート型トランジスタ構造と等価の振る舞いをする。この場合、チャネル幅W1を極めて狭く、例えば $0.15\mu$ m程度或いはそれ以下とすれば、第2及び第3のチャネルは完全に空乏状態となる。

【0077】即ち、本発明の半導体装置においては、第2の絶縁膜により素子分離がなされているために半導体基板内に素子分離用絶縁膜を形成することが不要となって極めて高い集積度の達成が容易に可能となるとともに、柱状突起が半導体基板と一体形成されているために活性領域が基板電位に固定されているにもかかわらず、SOI構造的な極めて高い駆動能力が達成される。

【0078】更に、本発明の半導体装置においては、前記柱状突起内の所定部位に前記導電膜と交差する埋め込み絶縁層が、酸素イオン注入によって所定部位及び所定膜厚に形成されている。この場合、埋め込み絶縁層の形成部位を正確に制御することは容易であり、これにより任意に第2及び第3のチャネルのチャネル幅W2を設定することが可能となる。

【0079】また、本発明の半導体装置は、半導体基板と一体に加工形成されてなる柱状突起のほぼ中央部位を第1の絶縁膜(第1のゲート絶縁膜)を介して覆い、互いに電気的に分離されてなる第1及び第2の導電膜(第1及び第2のが一ト)と、前記柱状突起の上面の略中央部位を第2の絶縁膜(第2のゲート絶縁膜)を介して覆い、第1及び第2の導電膜と電気的に分離されてなる第3の導電膜(第3のゲート)と、第1及び第2の導電膜の両側の柱状突起に不純物が導入されてなる一対の拡散領域(ソース/ドレイン)とを備えている。従って、本発明の半導体装置は、各々が並列接続されてなる3つのトランジスタと等価の構成が実現される。ここで、第1~第3のトランジスタを用いて、コンダクタンスの異なる複数の特性を実現することができる。例えば、第1の

トランジスタのみがオンの場合と、第1及び第2のトランジスタのみがオンの場合、第1~第3のトランジスタが全てオンの場合と、第1~第3のトランジスタが全てオフの場合も含めて、4通りの相異なるコンダクタンスが実現されることになる。

【0080】即ち、本発明の半導体装置においては、高 集積化の実現のみならず、複数のコンダクタンスをSO I構造的な極めて高い駆動能力をもって達成することが 可能となる。

#### [0081]

【発明の実施の形態】以下、本発明のいくつかの好適な 実施形態について図面を参照しながら詳細に説明する。

【0082】(第1の実施形態)初めに、第1の実施形態について説明する。ここでは、半導体基板に突起状の活性領域が形成されてなる、いわゆるDELTA型のMOSトランジスタを例示し、その構成及び製造方法を説明する。図1は、第1の実施形態のMOSトランジスタに主要構成を示す概略斜視図であり、図2及び図3は、このMOSトランジスタの製造方法を工程順に示す概略断面図である。

【0083】この第1の実施形態のMOSトランジスタは、p型のシリコン半導体基板1の表面に極めて薄い厚みの活性領域となる柱状突起11が加工形成され、柱状突起11の中央部位を覆うゲート電極21と、このゲート電極21の両側における柱状突起11に形成されてなる一対の不純物拡散層22とを有し、柱状突起11の側面を埋め込む素子分離用絶縁膜23が形成されて構成されている。

【0084】ゲート電極21は、多結晶シリコン膜からなり、柱状突起11の中央部位から柱状突起11の下部近傍のシリコン半導体基板1上にかけて形成されたゲート酸化膜12を介して程状突起11及びその近傍のシリコン半導体基板1と対向するようにパターン形成されている。

【0085】一対の不純物拡散層22は、柱状突起11のゲート電極21の両側にリン(P)等のn型不純物がイオン注入されて形成されており、このMOSトランジスタのソース/ドレインとして機能するものである。

【0086】素子分離用絶縁膜23は、シリコン酸化膜からなり、柱状突起11の側面をPSG(Phospho silicate glass)膜24を介して埋め込むように形成されており、活性領域として機能する柱状突起11をその周囲から絶縁する機能を有するものである。

【0087】第1の実施形態のMOSトランジスタは、以下に示すように、ゲート電極21及び柱状突起11から3つのチャネルが形成される。先ず、柱状突起11の上面において、ゲート電極21の長手方向にほぼ直交する方向の幅がゲート長L、柱状突起11の長手方向にほぼ直交する方向の幅がチャネル幅W1として規定されて、第1のチャネルが構成される。一方、柱状突起11

の両側面において、ゲート長が上述のL、柱状突起11 のシリコン半導体基板1からの高さがほぼチャネル幅W 2として規定されて、互いに対向するように第2及び第 3のチャネルが構成される。

【0088】ここで、チャネル幅W 1 は、第2 及び第3 のチャネルで構成されるトランジスタの空乏層の厚みをも規定し、それ自体でSOI 構造における2 ゲート型トランジスタ構造と等価の振る舞いをする。この場合、チャネル幅W 1 を極めて狭く、例えば $0.15\mu$  m程度或いはそれ以下とすれば、第2 及び第3 のチャネルは完全に空乏状態となる。即ち、このMOSトランジスタにおいては、素子分離用絶縁膜23 により素子分離がなされているためにシリコン半導体基板1 内に素子分離用絶縁膜を形成することが不要となって極めて高い集積度の達成が容易に可能となるとともに、柱状突起11 がシリコン半導体基板1 と一体形成されているために活性領域が基板電位に固定されているにもかかわらず、SOI 構造的な極めて高い駆動能力が達成される。

【0089】続いて、第1の実施形態のMOSトランジスタの製造方法について図1中の破線I-I」に沿った断面に対応する図2及び図3を用いて説明する。

【0090】先ず、図2(a)に示すように、p型のシリコン半導体基板1の表面に熱酸化を施して膜厚10nm~30nm程度のパッド熱酸化膜2を形成し、続いてパッド熱酸化膜2上に低圧CVD法によりシリコン窒化膜3を膜厚100nm~300nm程度に形成する。

【0091】続いて、全面にフォトレジストを塗布し、フォトリソグラフィー (例えば E B 直描リソグラフィー) を用いて、活性領域を形成する部位にのみにフォトレジストを残して、レジストマスク4を形成する。

【0092】次に、図2(b)に示すように、レジストマスク4をエッチングマスクとして、シリコン窒化膜3、パッド熱酸化膜2及びシリコン半導体基板1をドライエッチングして、シリコン半導体基板1に所定の高さの柱状突起11を形成する。このとき、柱状突起11の高さが、第2及び第3のチャネルのチャネル幅W2となる。

【0093】次に、レジストマスク4を灰化処理等により除去した後、柱状突起11その上のパッド熱酸化膜2及びシリコン窒化膜3を埋め込むように膜厚150nm~300nm程度に全面にPSG膜24を形成する。続いて、このPSG膜24の全面を異方性エッチングすることにより柱状突起11、パッド熱酸化膜2及びシリコン窒化膜3の側面のみにPSG膜24を残して、図2(c)に示すように、所定膜厚のサイドウォール5を形成する。このとき、サイドウォール5の暗原が、第2及

(c) に示すように、所定膜厚のサイドウォール5を形成する。このとき、サイドウォール5の膜厚が、第2及び第3のチャネルの領域におけるゲート電極21の膜厚を規定することになる。このサイドウォール5の形成時にはフォトリソグラフィーを用いないため、その膜厚を露光限界以下の所定値に設定することができる。

【0094】次に、低圧CVD法により、柱状突起11、パッド熱酸化膜2及びシリコン窒化膜3を埋め込む膜厚に全面にシリコン酸化膜を形成する。続いて、図2(d)に示すように、シリコン窒化膜3をストッパーとしてシリコン酸化膜を例えばCMP(Chemical-Mechanical Polishing)法により研磨して表面を平坦化し、素子分離用絶縁膜23を形成する。

【0095】次に、図3(a)に示すように、柱状突起11の上のパッド熱酸化膜2及びシリコン窒化膜3をエッチングにより除去し、柱状突起11の上面を露出させる。

【0096】次に、図3(b)に示すように、例えばHF気相洗浄法を用いて、柱状突起11の側面に形成されたサイドウォール5を選択的に除去し、柱状突起11の側面におけるゲート電極21の形状に狭隙6を形成する。即ち、この狭隙6は、その間隔が柱状突起11の側面におけるゲート電極21のほぼ膜厚に、その幅がほぼゲート長Lに、高さが第2及び第3のチャネルのほぼチャネル幅W2となるように形成されることになる。

【0097】次に、図3(c)に示すように、柱状突起11の側面及び狭隙6の底面(即ち、露出したシリコン半導体基板1の表面の一部)を熱酸化して、ゲート酸化膜12を膜厚5nm~10nm程度に形成する。

【0098】次に、図3(d)に示すように、狭隙6を埋め込むように素子分離用絶縁膜23上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。その後、素子分離用絶縁膜23上の多結晶シリコン膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、ゲート電極21を形成する。

【0099】次に、ゲート電極21をマスクとして、柱 状突起11内にリン等のn型不純物をイオン注入して、 アニール処理を施すことにより、ソース/ドレインとし て機能する一対の不純物拡散層22を形成する。

【0100】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、第1の実施形態のMOSトランジスタを完成させる。

【0101】以下、第1の実施形態の半導体装置のいくつかの変形例について説明する。なお、第1の実施形態のMOSトランジスタに対応する構成部材等については同符号を記して説明を省略する。

【0102】(変形例1)先ず、変形例1について説明する。この変形例1の半導体装置は、第1の実施形態のMOSトランジスタとほぼ同様の構成を有するが、その製造方法が一部異なる点で相違する。図4は、この変形例のMOSトランジスタの製造方法の初めの数工程を示す概略断面図である。

【0103】 先ず、図4(a)に示すように、p型のシリコン半導体基板1の表面にシリコン酸化膜を堆積し、このシリコン酸化膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、シリコン酸化膜のパタ

ーン31を形成する。

【0104】次に、図4(b)に示すように、パターン31を覆うように全面にシリコン窒化膜32を堆積する。

【0105】次に、図4(c)に示すように、シリコン窒化膜32の全面を異方性エッチングすることにより、パターン31の側面のみにシリコン窒化膜32を残して、サイドウォール33を形成する。このように、サイドウォール33の形成にフォトリソグラフィーを用いないため、サイドウォール33の幅を露光限界以下の所定値に設定することが可能である。

【0106】次に、図4(d)に示すように、シリコン 半導体基板1をHF溶液に漬浸させてパターン31を除 去し、サイドウォール33のみをシリコン半導体基板1 上に残す。

【0107】次に、図4(e)に示すように、サイドウォール33をマスクとしてシリコン半導体基板1をドライエッチングし、第1の実施形態の図2(a)と同様の柱状突起11を形成する。このとき、柱状突起11を露光限界以下の所定幅に形成することが可能である。

【0108】しかる後、図2(b)~図2(d)、続く図3(a)~図3(d)と同様の各工程を経て、DELTA型のMOSトランジスタを完成させる。

【0109】この変形例1のMOSトランジスタにおい ては、第1の実施形態の場合と同様に、チャネル幅W1 が、第2及び第3のチャネルで構成されるトランジスタ の空乏層の厚みをも規定し、それ自体でSOI構造にお ける2ゲート型トランジスタ構造と等価の振る舞いをす る。この場合、チャネル幅W1を極めて狭く、例えば 0. 15μm程度或いはそれ以下とすれば、第2及び第 3のチャネルは完全に空乏状態となる。即ち、このMO Sトランジスタにおいては、素子分離用絶縁膜23によ り素子分離がなされているためにシリコン半導体基板1 内に素子分離用絶縁膜を形成することが不要となって極 めて高い集積度の達成が容易に可能となるとともに、柱 状突起11がシリコン半導体基板1と一体形成されてい るために活性領域が基板電位に固定されているにもかか わらず、SOI構造的な極めて高い駆動能力が達成され る。

【0110】(変形例2)続いて、変形例2について説明する。この変形例2の半導体装置は、第1の実施形態のMOSトランジスタとほぼ同様の構成を有するが、ゲート電極が容量絶縁膜を介した2層導電膜構造とされてなる半導体メモリであり、いわゆるEEPROMとして構成されている。

【0111】即ち、このEEPROMは、図5に示すように、上述した第1の実施形態のMOSトランジスタの構成において、ゲート電極25が、浮遊ゲート電極25 aと、この浮遊ゲート電極25 aの表面を覆う容量絶縁膜25bと、この容量絶縁膜25bを介して浮遊ゲート

電極25aと対向する制御ゲート電極25cとから構成されてなるものである。変形例2のEEPROMにおいては、ゲート電極25、一対の不純物拡散層22によりメモリセルが構成され、記憶情報の書き込み及び読み出しが可能となる。

【0112】浮遊ゲート電極25aは、柱状突起11の側面の中央部位をゲート酸化膜12を介して覆い、柱状突起11上でゲート酸化膜12を介して島状となるように分断されて形成されている。ここで、ゲート酸化膜12がいわゆるトンネル絶縁膜として機能することになる。

【0113】制御ゲート電極25cは、浮遊ゲート電極25aの表面に形成された容量絶縁膜25bを介して浮遊ゲート電極25aと対向し、素子分離用絶縁膜23上に帯状に延在している。ここで、容量絶縁膜21bは、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の3層構造に形成されたいわゆるONO膜である。

【0114】この変形例2のEEPROMにおいては、 第1の実施形態の場合と同様に、チャネル幅W1が、第 2及び第3のチャネルで構成されるトランジスタの空乏 層の厚みをも規定し、それ自体でSOI構造における2 ゲート型トランジスタ構造と等価の振る舞いをする。こ の場合、チャネル幅W1を極めて狭く、例えば0.15 μm程度或いはそれ以下とすれば、第2及び第3のチャ ネルは完全に空乏状態となる。即ち、このEEPROM においては、素子分離用絶縁膜23により素子分離がな されているためにシリコン半導体基板1内に素子分離用 絶縁膜を形成することが不要となって極めて高い集積度 の達成が容易に可能となるとともに、柱状突起11がシ リコン半導体基板1と一体形成されているために活性領 域が基板電位に固定されているにもかかわらず、SOI 構造的な極めて高い駆動能力を持った記憶素子が実現す ることになる。

【0115】次に、変形例2のEEPROMの製造方法について図5中の破線I-I'に沿った断面に対応する 図6を用いて説明する。

【0116】先ず、第1の実施形態における図2(a) ~図3(c)の各工程を経た後、図3(d)で、狭隙6を埋め込むように素子分離用絶縁膜23上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。続いて、図6(a)に示すように、素子分離用絶縁膜23上の多結晶シリコン膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、多結晶シリコン膜を素子分離用絶縁膜23上で島状に分断して、浮遊ゲート電極25aをパターン形成する。

【0117】次いで、図6(b)に示すように、CVD 法により、浮遊ゲート電極25aを覆うように、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を順次形成し、パターニングすることにより、ONO膜である容量絶縁膜25bを形成する。そして、容量絶縁膜25b

を覆うように素子分離用絶縁膜23上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。続いて、素子分離用絶縁膜23上の多結晶シリコン膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、素子分離用絶縁膜23上で帯状に延在する制御ゲート電極25cをパターン形成する。

【0118】しかる後、ソース/ドレインとして機能する一対の不純物拡散層22を形成し、種々の配線形成工程や層間絶縁膜の形成工程等を経て、変形例2のEEPROMを完成させる。

【 0 1 1 9 】 なお、この E E P R O M を、その記憶情報 がバイナリデータの場合、記憶状態を2ビット以上の所 定値とし、いわゆる多値メモリとして構成することも可 能である。この場合、記憶状態が n ビット (2 n 値、 n は2以上の整数)であれば、2n種のしきい値電圧を設 定すればよい。例えば記憶状態が2ビット(4値)であ る場合、4種の基準電圧(しきい値電圧)を記憶状態" 00", "01", "10", "11"に対応させ、読 み出し時に所定の判定動作により前記 4 種のうちから E EPROMの各メモリセルの1つの記憶状態を特定す る。また、記憶状態が3ビット(8値)である場合、8 種の基準電圧(しきい値電圧)を記憶状態"00 0", "001", "010", "011", "10 0", "101", "110", "111"に対応さ せ、読み出し時に所定の判定動作により前記8種のうち から1つの記憶状態を特定すればよい。この多値 E E P ROMによれば、上述した諸効果に加え、各メモリセル の記憶密度が大幅に向上するため、更なる高集積化や微 細化の要請に十分に応えることができる。ここで、記憶 情報がバイナリデータでなく、例えば0,1,2で構成 される情報である場合、記憶状態を"0", "1", " 2"としたり、"00","01","02" 0", "11", "12", "20", "21", "2 2"とすることも可能である。このような場合では、前 者では記憶状態を3値、後者では9値と表現することに なろう。また、この多値化は、EEPROMのみなら ず、後述のDRAMや、その他諸々の半導体メモリにも 適用可能である。

【0120】また、第1の実施形態では、図5に示すように、ゲート酸化膜12や、容量絶縁膜25bを用いたが、この容量絶縁膜25bの代わりに強誘電体膜を用いてもよい。この強誘電体膜を用いた場合、浮遊ゲート電極25a、制御ゲート電極25cを、白金、チタン化合物、タングステン化合物、ルテニウム化合物等を用いてもよく、白金層の下面に多結晶シリコン等の導電膜を形成して2層構造としてもよい。

【0121】ここで挙げた強誘電体膜は、PZT(ジルコン酸チタン酸鉛)、PLZT(ジルコン酸チタン酸ランタン)、チタン酸バリウム、チタン酸バリウムストロンチウム薄膜、チタン酸ビスマス、ジルコン酸チタン酸

鉛等の強誘電性を示す物質であれば、他の物質を用いてもよい。また、強誘電体膜に代えて、例えば、タンタル酸化物、 $Ta_2O_5BSTO$ 等の誘電率が50以上の高誘電体膜を用いてもよい。

【0122】また、浮遊ゲート電極を多層構造としてもよい。即ち、ゲート絶縁膜上に第1の浮遊ゲート電極を形成した後、第1の浮遊ゲート電極上に第1の絶縁膜を形成し、続いて第1の絶縁膜上に第2の浮遊ゲート電極を形成する。その後、第2の浮遊ゲート電極上に第2の絶縁膜を形成し、続いて第2の絶縁膜上に制御ゲート電極25cを形成することにより、浮遊ゲート電極を2層構造に形成する。この構造は、多値不揮発メモリとして有効である。

【0123】(変形例3)続いて、変形例3について説明する。この変形例3の半導体装置は、第1の実施形態のMOSトランジスタとほぼ同様の構成を有するが、ゲート電極に隣接してメモリキャパシタが設けられてなる半導体メモリであり、いわゆるDRAMとして構成されている。

【0124】即ち、このDRAMは、図7に示すように、上述した第1の実施形態のMOSトランジスタの構成に加えて、ゲート電極21に隣接し、一対の不純物拡散層22の一方と容量絶縁膜26を介して対向するキャパシタ電極27が設けられて構成されている。この場合、一方の不純物拡散層22とキャパシタ電極27とが容量結合し、メモリキャパシタとして機能することになる。

【0125】容量絶縁膜26は、素子分離用絶縁膜23と一方の不純物拡散層22との間に形成された狭隙6の内壁面を含み、素子分離用絶縁膜23上から一方の不純物拡散層22上を通ってゲート電極21及びゲート酸化膜12を覆うシリコン酸化膜からなるサイドウォール29bとキャップ絶縁膜29aの上に達するように形成されている。この容量絶縁膜26は、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の3層構造に形成されたいわゆる0NO膜である。

【0126】キャパシタ電極27は、溝28内を埋め込み、容量絶縁膜26上を覆うようにパターン形成されており、一方の不純物拡散層22の上面及び狭隙6内で一方の不純物拡散層22の側面と容量絶縁膜26を介して対向している。即ち、キャパシタ電極27が、当該一方の不純物拡散層22とその上面及び側面で容量結合してメモリキャパシタとして機能する。そして、このメモリキャパシタとMOSトランジスタとでメモリセルが構成され、記憶情報の書き込み及び読み出しが可能となる。

【0127】この変形例3のDRAMにおいては、第1の実施形態の場合と同様に、チャネル幅W1が、第2及び第3のチャネルで構成されるトランジスタの空乏層の厚みをも規定し、それ自体でSOI構造における2ゲート型トランジスタ構造と等価の振る舞いをする。この場

合、チャネル幅W 1 を極めて狭く、例えば  $0.15 \mu m$  程度或いはそれ以下とすれば、第 2 及び第 3 のチャネルは完全に空乏状態となる。即ち、この D R A Mにおいては、素子分離用絶縁膜 2 3 により素子分離がなされているためにシリコン半導体基板 1 内に素子分離用絶縁膜を形成することが不要となって極めて高い集積度の達成が容易に可能となるとともに、柱状突起 1 1 がシリコン半導体基板 1 と一体形成されているために活性領域が基板電位に固定されているにもかかわらず、S O I 構造的な極めて高い駆動能力を持った記憶素子が実現することになる。

【0128】次に、変形例3のEEPROMの製造方法について図7中の破線II-II に沿った断面に対応する図8を用いて説明する。

【0129】先ず、第1の実施形態における図2(a) ~図3(c)の各工程を経た後、図3(d)で、狭隙6を埋め込むように素子分離用絶縁膜23上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成した後、多結晶シリコン膜上にシリコン酸化膜を堆積する。続いて、図8(a)に示すように、素子分離用絶縁膜23上の多結晶シリコン膜及びシリコン酸化膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、ゲート電極21及びそのキャップ絶縁膜29aをパターン形成する。次に、キャップ絶縁膜29aをマスクとして、柱状突起11内にリン等のn型不純物を低濃度にイオン注入し、低濃度不純物拡散層22aを形成する。

【0130】続いて、図8(b)に示すように、全面にシリコン酸化膜を堆積させた後、このシリコン酸化膜の全面を異方性エッチングして、ゲート電極21及びキャップ絶縁膜29aの側面のみにシリコン酸化膜を残し、サイドウォール29bを形成する。次に、キャップ絶縁膜29a及びサイドウォール29bをマスクとして、柱状突起11内にリン等のn型不純物を高濃度にイオン注入し、高濃度不純物拡散層22bを形成し、いわゆるLDD構造に不純物拡散層22を形成する。

【0131】続いて、一方の不純物拡散層22側において、柱状突起11と素子分離用絶縁膜23との間の挟隙6内に存するPSG膜24を除去する。次に、図8

(c)に示すように、挟隙6の内壁面を含む全面にシリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を順次成膜してONO膜を形成した後、このONO膜上に多結晶シリコン膜を形成し、この多結晶シリコン膜上にフォトレジストを塗布する。そして、フォトリソグラフィーによりフォトレジストを加工してフォトマスク28を形成し、これをマスクとしてONO膜及び多結晶シリコン膜をエッチングしてキャップ絶縁膜29a上で分断する。このとき、ONO膜からなる容量絶縁膜26と、この容量絶縁膜26を介して一方の不純物拡散層22の側面及び上面と対向するキャパシタ電極27がパターン形

成される。

【0132】続いて、全面を覆う層間絶縁膜131を形成した後、この層間絶縁膜131に他方の不純物拡散層22の表面を露出させるコンタクト孔132を形成し、このコンタクト孔132を埋め込むようにアルミニウム膜を形成する。そして、このアルミニウム膜をパターニングすることにより、他方の不純物拡散層22と接続されて層間絶縁膜131上で延在するビット線133をパターン形成する。

【0133】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、変形例3のDRAMを完成させる。

【0134】なお、例えば図9に示すように、ゲート電極21を所定間隔を置いて2つ形成し、各々のゲート電極21について各一方の不純物拡散層22と容量結合するようにメモリキャパシタを形成するようにしてもよい

【0135】(第2の実施形態)続いて、本発明の第2の実施形態について説明する。この第2の実施形態のMOSトランジスタは、第1の実施形態のそれとほぼ同様の構成を有するが、SOI構造を有し、第2及び第3のチャネルのチャネル幅W2が任意に設定される点で相違する。図10は、第2の実施形態のMOSトランジスタに主要構成を示す概略斜視図であり、図11は、このMOSトランジスタの製造方法の主要工程を工程順に示す概略断面図である。なお、第1の実施形態の構成部材等に対応するものについては同符号を記す。

【0136】この第2の実施形態のMOSトランジスタは、第1の実施形態のそれと同様に、p型のシリコン半導体基板1の表面に極めて薄い厚みの活性領域となる柱状突起11が加工形成され、柱状突起11の中央部位を覆うゲート電極21と、このゲート電極21の両側における柱状突起11に形成されてなる一対の不純物拡散層22とを有し、柱状突起11の側面を埋め込む素子分離用絶縁膜23が形成されて構成されている。

【0137】柱状突起11は、シリコン半導体基板1に加工が施されて柱状に形成されてなる部位であり、第2の実施形態においては、その中の所定部位に所定膜厚の埋め込み酸化膜41が形成されており、この埋め込み酸化膜41より上部が下部(シリコン半導体基板1を含む)から電気的に分離され、SOI構造とされている。即ち、柱状突起11の埋め込み酸化膜41より上部がトランジスタの活性領域となる。

【0138】ゲート電極21は、多結晶シリコン膜からなり、柱状突起11の中央部位から柱状突起11の下部近傍のシリコン半導体基板1上にかけて形成されたゲート酸化膜12を介して程状突起11及びその近傍のシリコン半導体基板1と対向するようにパターン形成されている。

【0139】一対の不純物拡散層22は、柱状突起11のゲート電極21の両側にリン(P)等のn型不純物がイオン注入されて形成されており、このMOSトランジスタのソース/ドレインとして機能するものである。

【0140】素子分離用絶縁膜23は、シリコン酸化膜からなり、柱状突起11の側面をPSG膜24を介して埋め込むように形成されており、活性領域として機能する柱状突起11をその周囲から絶縁する機能を有するものである。

【0141】第2の実施形態のMOSトランジスタは、以下に示すように、ゲート電極21及び柱状突起11から3つのチャネルが形成される。先ず、柱状突起11の上面において、ゲート電極21の長手方向にほぼ直交する方向の幅がゲート長L、柱状突起11の長手方向にほぼ直交する方向の幅がチャネル幅W1として規定されて、第1のチャネルが構成される。一方、柱状突起11の両側面において、ゲート長が上述のL、柱状突起11の埋め込み酸化膜41からの高さがほぼチャネル幅W2、として規定されて、互いに対向するように第2及び第3のチャネルが構成される。

【0142】ここで、チャネル幅W 1 は、第2 及び第3 のチャネルで構成されるトランジスタの空乏層の厚みをも規定する。この場合、チャネル幅W 1 を極めて狭く、例えば $0.15\mu$  m程度或いはそれ以下とすれば、第2 及び第3のチャネルは完全に空乏状態となる。即ち、このMOSトランジスタにおいては、素子分離用絶縁膜2 3により素子分離がなされているため、シリコン半導体基板 1 内に素子分離用絶縁膜を形成することが不要となって極めて高い集積度の達成が容易に可能となるとともに、バルク型のMOSトランジスタと同一の半導体基板に形成することができ、SOI構造として極めて高い駆動能力が達成される。

【0143】更に、後述するように、埋め込み酸化膜41の形成部位を任意に制御することができるため、第1のチャネルのチャネル幅W1と同様に、例えば埋め込み酸化膜41の形成部位(及び膜厚)によって決まるチャネル幅W2'を電子のド・ブロイ(de Broglie)波長程度(例えば0.10 $\mu$ m程度或いはそれ以下)に制御することにより、極めて微細で高機能性を有する1次元の量子化素子が実現される。

【0144】続いて、第2の実施形態のMOSトランジスタの製造方法について、図2(a)~図2(d)、続く図3(a)~図3(b)及び図10中の破線I-I、に沿った断面図である図11を用いて説明する。

【0145】先ず、第1の実施形態と同様に、図2

(a) ~図2(d)、続く図3(a) ~図3(b)の各工程を経て、柱状突起11と素子分離用絶縁膜23との間に、シリコン半導体基板1の柱状突起11の側面におけるゲート電極21の形状に狭隙6を形成する。

【0146】次に、図11(a)に示すように、シリコ

ン半導体基板 1 の全面に所定のドーズ量及び所定の加速エネルギーにより酸素イオン注入を施す。ここで、ドーズ量及び加速エネルギーを設定することにより、酸素イオン注入部位を任意に調節することが可能である。この場合では、ドーズ量を  $1\sim2\times10^{18}$  (1/c m²)、加速エネルギーを  $190\sim200$  (keV)に設定し、活性領域内の深さ  $0.1\mu$  m程度或いはそれ以下の所定部位に酸素イオンを打ち込む。

【0 1 4 7】次に、図1 1 (b)に示すように、シリコン半導体基板 1 にアニール処理を施す。ここでは、温度を 1 3 2 0  $^{\circ}$ C、時間を 6 (h r s)としてアニール処理し、活性領域内の深さ 0. 1  $\mu$  m程度或いはそれ以下の所定部位に所定膜厚の埋め込み酸化膜 4 1 を形成する。この活性領域内の深さが、第 2 及び第 3 のチャネルのチャネル幅W 2 となる。

【0148】続いて、柱状突起11の側面及び狭隙6の底面(即ち、露出したシリコン半導体基板1の表面の一部)を熱酸化して、ゲート酸化膜12を膜厚5nm~10nm程度に形成する。

【0149】次に、図11(c)に示すように、狭隙6を埋め込むように素子分離用絶縁膜23上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。その後、素子分離用絶縁膜23上の多結晶シリコン膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、ゲート電極21を形成する。

【0150】次に、ゲート電極21をマスクとして、柱 状突起11内にリン等のn型不純物をイオン注入して、 アニール処理を施すことにより、ソース/ドレインとし て機能する一対の不純物拡散層22を形成する。

【0151】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、第2の実施形態のMOSトランジスタを完成させる。

【0152】以下、第2の実施形態の半導体装置のいくつかの変形例について説明する。なお、第1の実施形態等のMOSトランジスタに対応する構成部材等については同符号を記して説明を省略する。

【0153】(変形例1)先ず、変形例1について説明する。この変形例1の半導体装置は、第2の実施形態のMOSトランジスタとほぼ同様の構成を有するが、ゲート電極が容量絶縁膜を介した2層導電膜構造とされてなる半導体メモリであり、いわゆるEEPROMとして構成されている。

【0154】即ち、このEEPROMは、図12に示すように、上述した第2の実施形態のMOSトランジスタの構成において、ゲート電極21が、浮遊ゲート電極25aと、この浮遊ゲート電極25aの表面を覆う容量絶縁膜25bと、この容量絶縁膜25bを介して浮遊ゲート電極25aと対向する制御ゲート電極21cとから構成されてなるものである。変形例1のEEPROMにおいては、ゲート電極25、一対の不純物拡散層22によ

りメモリセルが構成され、記憶情報の書き込み及び読み 出しが可能となる。

【0155】浮遊ゲート電極25aは、柱状突起11の側面の中央部位をゲート酸化膜12を介して覆い、柱状突起11上でゲート酸化膜12を介して島状となるように分断されて形成されている。ここで、ゲート酸化膜12がいわゆるトンネル絶縁膜として機能することになる。

【0156】制御ゲート電極25cは、浮遊ゲート電極25aの表面に形成された容量絶縁膜21bを介して浮遊ゲート電極25aと対向し、素子分離用絶縁膜23上に帯状に延在している。ここで、容量絶縁膜25bは、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の3層構造に形成されたいわゆるONO膜である。

【0157】この変形例1のEEPROMにおいては、チャネル幅W1が、第2及び第3のチャネルで構成されるトランジスタの空乏層の厚みをも規定する。この場合、チャネル幅W1を極めて狭く、例えば $0.15\mu$ m程度或いはそれ以下とすれば、第2及び第3のチャネルは完全に空乏状態となる。即ち、このMOSトランジスタにおいては、素子分離用絶縁膜23により素子分離がなされているため、シリコン半導体基板1内に素子分離用絶縁膜を形成することが不要となって極めて高い集積度の達成が容易に可能となるとともに、バルク型のMOSトランジスタと同一の半導体基板に形成することができ、SOI構造として極めて高い駆動能力が達成される。

【0158】更に、埋め込み酸化膜41の形成部位を任意に制御することができるため、第1のチャネルのチャネル幅W1と同様に、例えば埋め込み酸化膜41の形成部位(及び膜厚)によって決まるチャネル幅W2'を電子のド・ブロイ(de Broglie)波長程度(例えば0.10 $\mu$ m程度或いはそれ以下)に制御することにより、極めて微細で高機能性を有する1次元の量子化素子が実現される。

【0159】次に、変形例1のEEPROMの製造方法について図12中の破線I-I"に沿った断面に対応する図13を用いて説明する。

【0160】先ず、第2の実施形態における図2(a) ~図3(b)の各工程、続く図11(a)~図11

(b)の各工程を経た後、図11(c)で、狭隙6を埋め込むように素子分離用絶縁膜23上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。続いて、図13(a)に示すように、素子分離用絶縁膜23上の多結晶シリコン膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、多結晶シリコン膜を素子分離用絶縁膜23上で島状に分断して、浮遊ゲート電極25aをパターン形成する。

【0161】次いで、図13(b)に示すように、CV D法により、浮遊ゲート電極25aを覆うように、シリ コン酸化膜、シリコン窒化膜及びシリコン酸化膜を順次形成し、パターニングすることにより、ONO膜である容量絶縁膜25bを形成する。そして、容量絶縁膜25bを覆うように素子分離用絶縁膜23上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。続いて、素子分離用絶縁膜23上の多結晶シリコン膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、素子分離用絶縁膜23上で帯状に延在する制御ゲート電極25cをパターン形成する。

【0162】しかる後、ソース/ドレインとして機能する一対の不純物拡散層22を形成し、種々の配線形成工程や層間絶縁膜の形成工程等を経て、変形例1のEEPROMを完成させる。

【0163】なお、このEEPROMを、その記憶状態を2ビット以上の所定値とし、いわゆる多値メモリとして構成することも可能である。この場合、記憶状態がnビット(nは2以上の整数)であれば、2n種のしきい値電圧を設定すればよい。例えば記憶状態が2ビットである場合、4種のしきい値電圧を記憶状態"00","01","10","11"に対応させ、読み出し時に所定の判定動作により前記4種のうちからEEPROMの各メモリセルの1つの記憶状態を特定する。この多値EEPROMによれば、上述した諸効果に加え、各メモリセルの記憶密度が大幅に向上するため、更なる高集積化や微細化の要請に十分に応えることができる。

【0164】(変形例2)続いて、変形例2について説明する。この変形例2の半導体装置は、第2の実施形態のMOSトランジスタとほぼ同様の構成を有するが、ゲート電極に隣接してメモリキャパシタが設けられてなる半導体メモリであり、いわゆるDRAMとして構成されている。

【0165】即ち、このDRAMは、図14に示すように、上述した第2の実施形態のMOSトランジスタの構成に加えて、ゲート電極21に隣接し、一対の不純物拡散層22の一方と容量絶縁膜26を介して対向するキャパシタ電極27が設けられて構成されている。この場合、一方の不純物拡散層22とキャパシタ電極27とが容量結合し、メモリキャパシタとして機能することになる。

【0166】容量絶縁膜26は、素子分離用絶縁膜23と一方の不純物拡散層22との間に形成された狭隙6の内壁面を含み、素子分離用絶縁膜23上から一方の不純物拡散層22上を通ってゲート電極21及びゲート酸化膜12を覆うシリコン酸化膜からなるサイドウォール29bとキャップ絶縁膜29aの上に達するように形成されている。この容量絶縁膜26は、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の3層構造に形成されたいわゆる0NO膜である。

【0167】キャパシタ電極27は、溝28内を埋め込み、容量絶縁膜26上を覆うようにパターン形成されて

おり、一方の不純物拡散層22の上面及び狭隙6内で一方の不純物拡散層22の側面と容量絶縁膜26を介して対向している。即ち、キャパシタ電極27が、当該一方の不純物拡散層22とその上面及び側面で容量結合してメモリキャパシタとして機能する。そして、このメモリキャパシタとMOSトランジスタとでメモリセルが構成され、記憶情報の書き込み及び読み出しが可能となる。

【0168】この変形例2のDRAMにおいては、第2の実施形態の場合と同様に、チャネル幅W1が、第2及び第3のチャネルで構成されるトランジスタの空乏層の厚みをも規定する。この場合、チャネル幅W1を極めて狭く、例えば0.15 $\mu$ m程度或いはそれ以下とすれば、第2及び第3のチャネルは完全に空乏状態となる。即ち、このMOSトランジスタにおいては、素子分離用絶縁膜23により素子分離がなされているため、シリコン半導体基板1内に素子分離用絶縁膜を形成することが不要となって極めて高い集積度の達成が容易に可能となるとともに、バルク型のMOSトランジスタと同一の半導体基板に形成することができ、SOI構造として極めて高い駆動能力が達成される。

【0169】更に、埋め込み酸化膜41の形成部位を任意に制御することができるため、第1のチャネルのチャネル幅W1と同様に、例えば埋め込み酸化膜41の形成部位(及び膜厚)によって決まるチャネル幅W2'を電子のド・ブロイ(de Broglie)波長程度(例えば0.10 $\mu$ m程度或いはそれ以下)に制御することにより、極めて微細で高機能性を有する1次元の量子化素子が実現される。

【0170】次に、変形例20EEPROMの製造方法について図14中の破線B-B)に沿った断面に対応する図15を用いて説明する。

【0171】先ず、第2の実施形態における図2(a)~図3(b)の各工程,続く図11(a)~図11

(b)の工程を経た後、図11(c)で、狭隙6を埋め込むように素子分離用絶縁膜23上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成した後、多結晶シリコン膜上にシリコン酸化膜を堆積する。続いて、図15(a)に示すように、素子分離用絶縁膜23上の多結晶シリコン膜及びシリコン酸化膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、ゲート電極21及びそのキャップ絶縁膜29aをマスクとして、柱状突起11内にリン等のn型不純物を低濃度にイオン注入し、低濃度不純物拡散層22aを形成する。。

【0172】続いて、図15(b)に示すように、全面にシリコン酸化膜を堆積させた後、このシリコン酸化膜の全面を異方性エッチングして、ゲート電極21及びキャップ絶縁膜29aの側面のみにシリコン酸化膜を残し、サイドウォール29bを形成する。次に、キャップ

絶縁膜29a及びサイドウォール29bをマスクとして、柱状突起11内にリン等のn型不純物を高濃度にイオン注入し、高濃度不純物拡散層22bを形成し、いわゆるLDD構造に不純物拡散層22を形成する。

【0173】続いて、一方の不純物拡散層22側において、柱状突起11と素子分離用絶縁膜23との間の挟隙6内に存するPSG膜24を除去する。次に、図15(c)に示すように、挟隙6の内壁面を含む全面にシリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を順次成膜してONO膜を形成した後、このONO膜上に多結晶シリコン膜を形成し、この多結晶シリコン膜上にフォトレジストを塗布する。そして、フォトリソグラフィーによりフォトレジストを加工してフォトマスク28を形成し、これをマスクとしてONO膜及び多結晶シリコン膜をエッチングしてキャップ絶縁膜29a上で分断する。このとき、ONO膜からなる容量絶縁膜26と、この容量絶縁膜26を介して一方の不純物拡散層22の側面及び上面と対向するキャパシタ電極27がパターン形成される。

【0174】続いて、全面を覆う層間絶縁膜131を形成した後、この層間絶縁膜131に他方の不純物拡散層22の表面を露出させるコンタクト孔132を形成し、このコンタクト孔132を埋め込むようにアルミニウム膜を形成する。そして、このアルミニウム膜をパターニングすることにより、他方の不純物拡散層22と接続されて層間絶縁膜131上で延在するビット線133をパターン形成する。

【0175】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、変形例2のDRAMを完成させる

【0176】なお、このEEPROMを、その記憶状態を2ビット以上の所定値とし、いわゆる多値メモリとして構成することも可能である。この場合、記憶状態がnビット(nは2以上の整数)であれば、2n種のしきい値電圧を設定すればよい。例えば記憶状態が2ビットである場合、4種のしきい値電圧を記憶状態"00","01","10","11"に対応させ、読み出し時に所定の判定動作により前記4種のうちからEEPROMの各メモリセルの1つの記憶状態を特定する。この多値EEPROMによれば、上述した諸効果に加え、各メモリセルの記憶密度が大幅に向上するため、更なる高集積化や微細化の要請に十分に応えることができる。

【0177】(第3の実施形態)続いて、本発明の第3の実施形態について説明する。この第3の実施形態のMOSトランジスタは、第1の実施形態のそれとほぼ同様の構成を有するが、2ゲート構造を有する点で相違する。図16は、第3の実施形態のMOSトランジスタに主要構成を示す概略斜視図であり、図17は、このMOSトランジスタの製造方法の主要部を工程順に示す概略断面図である。なお、第1の実施形態の構成部材等に対

応するものについては同符号を記す。

【0178】この第3の実施形態のMOSトランジスタは、p型のシリコン半導体基板1の表面に極めて薄い厚みの活性領域となる柱状突起11が加工形成され、柱状突起11の中央部位の両側面をそれぞれ覆う一対のゲート電極51,52と、柱状突起11の上部及び柱状突起11の近傍のシリコン半導体基板1に形成されてなる一対の不純物拡散層53とを有し、柱状突起11の側面を埋め込む素子分離用絶縁膜23が形成されて構成されている。

【0179】ゲート電極51,52は、多結晶シリコン膜からなり、柱状突起11の中央部位の各側面から柱状突起11の下部近傍のシリコン半導体基板1上にかけて形成されたゲート酸化膜12を介して覆い、即ちゲート酸化膜12を介して柱状突起11の側面及びその近傍のシリコン半導体基板1と対向するようにパターン形成されている。

【0180】一対の不純物拡散層53は、柱状突起11のゲート電極51,52の両側の上面部位及び柱状突起11の近傍のシリコン半導体基板1の表面領域にリン(P)等のn型不純物がイオン注入されて形成されており、このMOSトランジスタのソース/ドレインとして機能するものである。ここで、柱状突起11の上面部位に形成された不純物拡散層53は、ゲート電極51,52に共通のものとされる。

【0181】素子分離用絶縁膜23は、シリコン酸化膜からなり、柱状突起11の側面をPSG膜24を介して埋め込むように形成されており、活性領域として機能する柱状突起11をその周囲から絶縁する機能を有するものである。

【0182】第3の実施形態のMOSトランジスタは、以下に示すように、ゲート電極51,52及び柱状突起11から2つのチャネルが形成される。即ち、柱状突起11の両側面において、ゲート電極51,52の長手方向にほぼ直交する方向の幅がゲート長L、シリコン半導体基板1から柱状突起11の上部に形成された不純物拡散層22の下面までの高さがほぼチャネル幅W3として規定されて、互いに対向するように第1及び第2のチャネルが構成される。

【0183】ここで、柱状突起11の厚み幅W1は、第1及び第2のチャネルで構成されるトランジスタの空乏層の厚みを規定し、SOI構造における2ゲート型トランジスタ構造と等価の振る舞いをする。この場合、厚みW1を極めて狭く、例えば $0.15\mu$ m程度或いはそれ以下とすれば、第1及び第2のチャネルは完全に空乏状態となる。即ち、このMOSトランジスタにおいては、素子分離用絶縁膜23により素子分離がなされているためにシリコン半導体基板1内に素子分離用絶縁膜を形成することが不要となって極めて高い集積度の達成が容易に可能となるとともに、柱状突起11がシリコン半導体

基板 1 と一体形成されているために活性領域が基板電位 に固定されているにもかかわらず、SOI構造的な極め て高い駆動能力が達成される。

【0184】続いて、第3の実施形態のMOSトランジスタの製造方法について、図2(a)~図2(d)、続く図3(a)~図3(b)及び図16中の破線I-I"に沿った断面に対応する図17を用いて説明する。

【0185】先ず、第1の実施形態と同様に、図2

(a)  $\sim$ 図2(d)、続く図3(a)  $\sim$ 図3(b)の各工程を経て、柱状突起11と素子分離用絶縁膜23との間に、シリコン半導体基板1の柱状突起11の側面におけるゲート電極21の形状に狭隙6を形成する。

【0186】次に、図17(a)に示すように、フォトリソグラフィー及びそれに続くドライエッチングを施すことにより、素子分離用絶縁膜23の上面を所定厚分だけ除去する。

【0187】続いて、柱状突起11の側面及び狭隙6の底面(即ち、露出したシリコン半導体基板1の表面の一部)を熱酸化して、ゲート酸化膜12を膜厚5nm~10nm程度に形成する。

【0188】次に、図17(b)に示すように、シリコン半導体基板1の全面に所定のドーズ量及び所定の加速エネルギーにより砒素(As)等のn型不純物のイオン注入を施す。ここでは、柱状突起11の上面領域及び柱状突起11の近傍のシリコン半導体基板1の表面領域に不純物が導入されるように、ドーズ量を $5\times10^{15}\sim1\times10^{16}$ (1/cm²)、加速エネルギーを $50\sim70$ (keV)に設定して、イオン注入を施す。続いて、シリコン半導体基板1にアニール処理を施すことにより、柱状突起11の上面領域及び柱状突起11の近傍のシリコン半導体基板1の表面領域にそれぞれ不純物拡散層53を形成する。

【0189】次に、図17(c)に示すように、狭隙6を埋め込み柱状突起11を覆うように素子分離用絶縁膜23上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。続いて、素子分離用絶縁膜23上の多結晶シリコン膜を柱状突起11をストッパーとして、例えばCMP法により研磨して、柱状突起11により多結晶シリコン膜を分離する。その後、フォトリソグラフィー及びそれに続くドライエッチングを施して、ゲート電極51,52を形成する。

【0190】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、第3の実施形態のMOSトランジスタを完成させる。

【0191】なお、第3の実施形態において、不純物拡 散層53を柱状突起11の上面領域と下面領域の2箇所 に形成し、これら不純物拡散層53をゲート電極51, 52で共有するように形成してもよい。

【0192】(第4の実施形態)続いて、本発明の第4の実施形態について説明する。この第4の実施形態のM

○Sトランジスタは、第1の実施形態のそれとほぼ同様の構成を有するが、ソース/ドレインを共有して並列接続された3つのトランジスタが形成されている点で相違する。図18は、第4の実施形態のMOSトランジスタに主要構成を示す概略斜視図であり、図19は、このMOSトランジスタの製造方法の主要工程を工程順に示す概略断面図である。なお、第1の実施形態の構成部材等に対応するものについては同符号を記す。

【0193】この第4の実施形態のMOSトランジスタは、p型のシリコン半導体基板1の表面に極めて薄い厚みの活性領域となる柱状突起11が加工形成され、柱状突起11の側面の中央部位をゲート酸化膜12を介して覆い、互いに対向配置されてなるゲート電極61,62と、これらゲート電極61,62の両側における柱状突起11に形成されてなる一対の不純物拡散層22と、柱状突起11の上面にゲート酸化膜12を介して接続されたゲート電極63とを有し、柱状突起11の側面を埋め込む素子分離用絶縁膜23が形成されて構成されている。

【0194】ゲート電極61,62は、多結晶シリコン膜からなり、柱状突起11の中央部位から柱状突起11の下部近傍のシリコン半導体基板1上にかけて形成されたゲート酸化膜12を介して形成されており、互いに電気的に分離されて素子分離用絶縁膜23上で帯形状に延在するように対向配置されている。

【0195】ゲート電極63は、柱状突起11の上面のゲート酸化膜12上に接続され、更にゲート電極61,62上に層間絶縁膜73を介してゲート電極61,62とほぼ平行に延在するように配置されている。

【0196】一対の不純物拡散層22は、柱状突起11のゲート電極21の両側にリン(P)等のn型不純物がイオン注入されて形成されており、このMOSトランジスタのソース/ドレインとして機能するものである。

【0197】素子分離用絶縁膜23は、シリコン酸化膜からなり、柱状突起11の側面をPSG膜24を介して埋め込むように形成されており、活性領域として機能する柱状突起11をその周囲から絶縁する機能を有するものである。

【0198】第4の実施形態のMOSトランジスタは、一対の不純物拡散層22を共有し、。各々が並列接続してなる第1,第2及び第3のトランジスタを有して構成されている。第1のトランジスタは、柱状突起11の側面でゲート酸化膜12を介して配されたゲート電極61及び不純物拡散層22から構成されており、第2のトランジスタは、柱状突起11の側面でゲート酸化膜12を介して配されたゲート電極62及び不純物拡散層22から構成され、第3のトランジスタは、柱状突起11の上面でゲート酸化膜12を介して配されたゲート電極63及び不純物拡散層22から構成されている。

【0199】ここで、第1,第2のトランジスタにおい

ては、柱状突起11の両側面で、ゲート電極61,62 のゲート長がL、柱状突起11の高さがチャネル幅W2 として規定されて、互いに対向するように第1及び第2 のチャネルが構成される。一方、第3のトランジスタに おいては、柱状突起11の上面で、ゲート電極63のゲート長がL、柱状突起11の長手方向にほぼ直交する方 向の幅がチャネル幅W1として規定されて、第3のチャネルが構成される。

【0200】各々が並列に接続されてなる第 1 ~第 3 のトランジスタ  $A_1$  ~  $A_3$  の等価回路を図 2 0 に示す。この場合、各トランジスタ  $A_1$  ~  $A_3$  のコンダクタンス  $\beta$  は、ゲート酸化膜 1 2 の誘電率を  $C_{\rm ox}$ 、ゲート長を L、チャネル幅を W、各ゲートへの入力電圧を  $V_{\rm g}$ 、しきい値電圧を  $V_{\rm th}$  とすると、

 $\beta=\mu$  C  $_{
m ox}$ (W/L)(V  $_{
m g}$  - V  $_{
m th}$ )と定義される。この場合、第 1 のトランジスタ  $_{
m A_1}$  と第 2 のトランジスタ  $_{
m A_2}$  のコンダクタンスは同一の  $_{
m B_1}$  、第 3 のトランジスタ  $_{
m A_3}$  のコンダクタンスは  $_{
m A_1}$  と異なる  $_{
m B_2}$  となる。

【0201】 このMOSトランジスタの静特性を図21 に示す。各トランジスタにおけるゲート入力に応じて、第1のトランジスタ $A_1$  のみオンしたときには、コンダクタンスが $\beta_1$  となり、第1及び第2のトランジスタ $A_1$  、第1~第3のトランジスタ $A_1$  ~ $A_3$  が全てオンしたときには、コンダクタンスが $2\beta_1$  、第1~第3のトランジスタ10 をきには、コンダクタンスが10 にときには、コンダクタンスが10 にときには、コンダクタンスが10 になる。即ちこの場合、第1~第10 の特性が実現可能となる。

【0202】第4の実施形態のMOSトランジスタをインバータに適用して、分周器を構成した一例を図22に示す。各インバータ64は、図23に示すような回路構成を有している。ここで、第3のトランジスタ $A_3$ へのゲート入力を外部信号 $\phi$ を用いて切り換えることにより、第1~第3のトランジスタ $A_1$ ~ $A_3$ に2種類の駆動状態を持たせることで、分周器における周波数を制御することができる。

【0203】このように、第4の実施形態のMOSトランジスタによれば、素子分離用絶縁膜23により素子分離がなされているためにシリコン半導体基板1内に素子分離用絶縁膜を形成することが不要となって高集積化が実現するのみならず、複数(例えば4通り)のコンダクタンスをSOI構造的な極めて高い駆動能力をもって達成することが可能となる。

【0204】続いて、第4の実施形態のMOSトランジスタの製造方法について、図2(a)~図2(d)、続く図3(a)~図3(c)及び図18中の破線I-I"に沿った断面に対応する図19を用いて説明する。

【0205】先ず、第1の実施形態と同様に、図2 (a)~図2(d)、続く図3(a)~図3(c)の各 工程を経て、柱状突起11と素子分離用絶縁膜23との 間に、シリコン半導体基板1の柱状突起11の側面におけるゲート電極21の形状に狭隙6を形成し、柱状突起11の側面及び狭隙6の底面を熱酸化して、ゲート酸化膜12を形成する。

【0206】次に、図19(a)に示すように、狭隙6を埋め込むように素子分離用絶縁膜23上にリンドープ或いはノンドープの多結晶シリコン膜71を低圧CVD法により形成する。続いて、この多結晶シリコン膜71にフォトリソグラフィー及びそれに続くドライエッチングを施して、素子分離用絶縁膜23上で所定の帯形状となるように加工する。

【0207】続いて、帯形状の多結晶シリコン膜71をマスクとして、柱状突起11内にリン等のn型不純物をイオン注入して、アニール処理を施すことにより、ソース/ドレインとして機能する一対の不純物拡散層22を形成する。

【0208】次に、図19(b)に示すように、多結晶シリコン膜71にフォトリソグラフィー及びそれに続くドライエッチングを施して、柱状突起11の上面に形成されたゲート酸化膜12の一部を露出させるとともに、多結晶シリコン膜71をゲート酸化膜12を介した柱状突起11上で分断する溝部72を形成する。このとき、ゲート酸化膜12を介して柱状突起11の側面の中央部位から柱状突起11の下部近傍のシリコン半導体基板1上にかけて形成され、互いに対向配置されてなるゲート電極61.62が形成される。

【0209】次に、図19(c)に示すように、溝部72の内壁に熱酸化を施す。ここで、上述の溝部72を形成する際のパターニングでゲート酸化膜12が除去されてしまった場合には、再び柱状突起11の上面にゲート酸化膜12が形成されることになる。

【0210】続いて、低圧CVD法により、溝部72を埋め込むように全面にシリコン酸化膜からなる層間絶縁膜73を形成する。続いて、この層間絶縁膜73の溝部72に相当する一部位にフォトリソグラフィー及びそれに続くドライエッチングを施して、柱状突起11の上面に形成されたゲート酸化膜12の一部を露出させる溝部74を形成する。

【0211】次に、図19(d)に示すように、低圧CVD法により、溝部74を埋め込むように全面に多結晶シリコン膜を形成する。続いて、この多結晶シリコン膜にフォトリソグラフィー及びそれに続くドライエッチングを施し、層間絶縁膜73上でゲート電極61,62とほぼ平行となる帯形状に加工して、ゲート電極63を形成する。

【0212】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、第4の実施形態のMOSトランジスタを完成させる。

【0213】続いて、第4の実施形態のMOSトランジスタのいくつかの変形例について説明する。なお、第1

の実施形態等のMOSトランジスタに対応する構成部材 等については同符号を記して説明を省略する。

【0214】(変形例1)先ず、変形例1について説明する。この変形例1のMOSトランジスタは、第4の実施形態のそれとほぼ同様の構成を有するが、その製造方法が一部異なる点で相違する。図24は、この変形例のMOSトランジスタの製造方法の主要な数工程を示す概略断面図である。

【0215】先ず、図19(a)までは第4の実施形態の場合と同様であり、狭隙6を埋め込むように素子分離用絶縁膜23上に多結晶シリコン膜71を形成する。

【0216】次に、図24(a)に示すように、低圧CVD法等により、多結晶シリコン膜71上にシリコン酸化膜75を形成する。続いて、シリコン酸化膜75及び多結晶シリコン膜71にフォトリソグラフィー及びそれに続くドライエッチングを施して、素子分離用絶縁膜23上で所定の帯形状となるように加工する。

【0217】続いて、帯形状のシリコン酸化膜75をマスクとして、柱状突起11内にリン等のn型不純物をイオン注入し、アニール処理を施すことにより、ソース/ドレインとして機能する一対の不純物拡散層22を形成する。

【0218】次に、図24(b)に示すように、シリコン酸化膜75及び多結晶シリコン膜71にフォトリソグラフィー及びそれに続くドライエッチングを施して、柱状突起11の上面に形成されたゲート酸化膜12の一部を露出させるとともに、多結晶シリコン膜71をゲート酸化膜12を介した柱状突起11上で分断する溝部72を形成する。このとき、ゲート酸化膜12を介して柱状突起11の側面の中央部位から柱状突起11の下部近傍のシリコン半導体基板1上にかけて形成され、互いに対向配置されてなるゲート電極61,62及びこれらのキャップ絶縁膜65,66が形成される。

【0219】次に、図24(c)に示すように、溝部72の内壁に熱酸化を施す。ここで、上述の溝部72を形成する際のパターニングでゲート酸化膜12が除去されてしまった場合には、再び柱状突起11の上面にゲート酸化膜12が形成されることになる。

【0220】続いて、低圧CVD法により、溝部72内を含む全面に絶縁膜、ここではシリコン窒化膜を形成し、このシリコン窒化膜の全面を異方性ドライエッチングすることにより、溝部72内の側壁を含むゲート電極61,62及びキャップ絶縁膜65,66の露出した側面を覆うサイドウォール76を形成する。このとき、ゲート電極61,62は、キャップ絶縁膜65,66及びサイドウォール76により完全に覆われている。

【0221】次に、図24(d)に示すように、低圧C VD法により、溝部72をサイドウォール63を介して 埋め込むように全面に多結晶シリコン膜を形成する。続 いて、この多結晶シリコン膜にフォトリソグラフィー及 びそれに続くドライエッチングを施し、キャップ絶縁膜65,66上でゲート電極61,62とほぼ平行となる帯形状に加工して、ゲート電極63を形成する。

【0222】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、第4の実施形態の変形例1のMOSトランジスタを完成させる。

【0223】この変形例1によれば、第4の実施形態の奏する諸効果に加え、サイドウォール76により、ゲート電極63をゲート電極61,62との確実な絶縁を確保しつつ所望の部位に正確に形成することができる。

【0224】(変形例2)続いて、変形例2について説明する。この変形例2の半導体装置は、第4の実施形態のMOSトランジスタとほぼ同様の構成を有するが、ゲート電極が容量絶縁膜を介した2層導電膜構造とされてなる半導体メモリであり、いわゆるEEPROMとして構成されている。

【0225】即ち、このEEPROMは、図25に示すように、上述した第4の実施形態のMOSトランジスタの構成において、ゲート電極63が、浮遊ゲート電極63aと、この浮遊ゲート電極63aの表面を覆う容量絶縁膜63bと、この容量絶縁膜63bを介して浮遊ゲート電極63aと対向する制御ゲート電極63cとから構成されてなるものである。変形例2のEEPROMにおいては、ゲート電極63、一対の不純物拡散層22によりメモリセルが構成され、記憶情報の書き込み及び読み出しが可能となる。

【0226】浮遊ゲート電極63aは、柱状突起11の 上面でゲート酸化膜12の一部を露出させる溝部74の 内壁面のみを覆うように形成され、溝部74の底面では ゲート酸化膜12を介して柱状突起11の上面と対向し ている。ここで、ゲート酸化膜12がいわゆるトンネル 絶縁膜として機能することになる。

【0227】制御ゲート電極63cは、浮遊ゲート電極63aの表面に形成された容量絶縁膜63bを介して溝部74の内壁面で浮遊ゲート電極63aと対向し、層間絶縁膜73上でゲート電極61,62と略平行となるように帯状に延在している。ここで、容量絶縁膜63bは、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の3層構造に形成されたいわゆるONO膜である。

【0228】この変形例2のEEPROMにおいては、第4の実施形態のMOSトランジスタと同様に、素子分離用絶縁膜23により素子分離がなされているためにシリコン半導体基板1内に素子分離用絶縁膜を形成することが不要となって高集積化が実現するのみならず、複数(例えば4通り)のコンダクタンスをSOI構造的な極めて高い駆動能力をもって達成し、小さな占有面積で大きな記憶容量を実現することが可能となる。

【0229】次に、変形例2のEEPROMの製造方法について図25中の破線I-I'に沿った断面に対応する図26を用いて説明する。

【0230】先ず、第4の実施形態における図2(a) ~図3(b)の各工程、続く図19(a)~19(c)の工程を経た後、図26(a)に示すように、溝部74の内壁面を覆い、溝部74の幅の半値より小さい所定の膜厚となるように、層間絶縁膜73上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。続いて、層間絶縁膜73上の多結晶シリコン膜を化学機械研磨(CMP)法により除去する。このとき、溝部74の内壁面のみを覆うように多結晶シリコン膜が残存し、これが島状の浮遊ゲート電極63aとなる。

【0231】次いで、図26(b)に示すように、CVD法により、浮遊ゲート電極63aを溝部74内で覆うように、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を順次形成し、パターニングすることにより、ONO膜である容量絶縁膜63bを形成する。そして、溝部74を埋め込み容量絶縁膜63bを介して浮遊ゲート電極63aと溝部74内で対向するように全面にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。続いて、層間絶縁膜73上の多結晶シリコン膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、層間絶縁膜73上で帯状に延在する制御ゲート電極63cをパターン形成する。

【0232】しかる後、ソース/ドレインとして機能する一対の不純物拡散層22を形成し、種々の配線形成工程や層間絶縁膜の形成工程等を経て、変形例2のEEPROMを完成させる。

【0233】なお、このEEPROMを、その記憶状態を2ビット以上の所定値とし、いわゆる多値メモリとして構成することも可能である。この場合、記憶状態がnビット(nは2以上の整数)であれば、2n種のしきい値電圧を設定すればよい。例えば記憶状態が2ビットである場合、4種のしきい値電圧を記憶状態"00","01","10","11"に対応させ、読み出し時に所定の判定動作により前記4種のうちからEEPROMの各メモリセルの1つの記憶状態を特定する。この多値EEPROMによれば、上述した諸効果に加え、各メモリセルの記憶密度が大幅に向上するため、更なる高集積化や微細化の要請に十分に応えることができる。

【0234】なお、この変形例2の技術は変形例1の製造方法に適用することも可能である。この場合、図24dに相当する様子を、図26(c)に示す。

【0235】(変形例3)続いて、変形例3について説明する。この変形例3の半導体装置は、第4の実施形態のMOSトランジスタとほぼ同様の構成を有するが、ゲート電極に隣接してメモリキャパシタが設けられてなる半導体メモリであり、いわゆるDRAMとして構成されている。

【0236】即ち、このDRAMは、図27に示すように、上述した第4の実施形態のMOSトランジスタの構

成に加えて、ゲート電極61~63に隣接し、一対の不 純物拡散層22の一方と容量絶縁膜26を介して対向す るキャパシタ電極27が設けられて構成されている。こ の場合、一方の不純物拡散層22とキャパシタ電極27 とが容量結合し、メモリキャパシタとして機能すること になる。

【0237】容量絶縁膜26は、素子分離用絶縁膜23と一方の不純物拡散層22との間に形成された狭隙6の内壁面を含み、素子分離用絶縁膜23上から一方の不純物拡散層22上を通ってゲート電極61~63及びゲート酸化膜12を覆うシリコン酸化膜からなるサイドウォール30bとキャップ絶縁膜30aの上に達するように形成されている。この容量絶縁膜26は、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の3層構造に形成されたいわゆるONO膜である。

【0238】キャパシタ電極27は、溝28内を埋め込み、容量絶縁膜26上を覆うようにパターン形成されており、一方の不純物拡散層22の上面及び狭隙6内で一方の不純物拡散層22の側面と容量絶縁膜26を介して対向している。即ち、キャパシタ電極27が、当該一方の不純物拡散層22とその上面及び側面で容量結合してメモリキャパシタとして機能する。そして、このメモリキャパシタとMOSトランジスタとでメモリセルが構成され、記憶情報の書き込み及び読み出しが可能となる。

【0239】この変形例2のDRAMにおいては、第4の実施形態の場合と同様に、素子分離用絶縁膜23により素子分離がなされているためにシリコン半導体基板1内に素子分離用絶縁膜を形成することが不要となって高集積化が実現するのみならず、複数(例えば4通り)のコンダクタンスをSOI構造的な極めて高い駆動能力をもって達成し、小さな占有面積で大きな記憶容量を実現することが可能となる。

【0240】更に、埋め込み酸化膜41の形成部位を任意に制御することができるため、第1のチャネルのチャネル幅W1と同様に、例えば埋め込み酸化膜41の形成部位(及び膜厚)によって決まるチャネル幅W2 を電子のド・ブロイ(de Broglie)波長程度(例えば0.10  $\mu$  m程度或いはそれ以下)に制御することにより、極めて微細で高機能性を有する1次元の量子化素子が実現される。

【0241】次に、変形例2000RAMの製造方法について図26中の破線B-B'に沿った断面に対応する図28を用いて説明する。

【0242】先ず、第4の実施形態における図2(a) ~図3(b)の各工程,続く図19(a)~19(c)の工程を経た後、図19(d)で、狭隙6を埋め込み且つ溝部74を埋め込むように層間絶縁膜73上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成した後、多結晶シリコン膜上にシリコン酸化膜を堆積する。続いて、図28(a)に示すように、

層間絶縁膜73上の多結晶シリコン膜及びシリコン酸化膜にフォトリソグラフィー及びそれに続くドライエッチングを施して、ゲート電極63及びそのキャップ絶縁膜30aをパターン形成する。次に、キャップ絶縁膜30aをマスクとして、柱状突起11内にリン等のn型不純物を低濃度にイオン注入し、低濃度不純物拡散層22aを形成する。

【0243】続いて、図28(b)に示すように、全面にシリコン酸化膜を堆積させた後、このシリコン酸化膜の全面を異方性エッチングして、ゲート電極61~63及びキャップ絶縁膜30aの側面のみにシリコン酸化膜を残し、サイドウォール30bを形成する。次に、キャップ絶縁膜30a及びサイドウォール30bをマスクとして、柱状突起11内にリン等のn型不純物を高濃度にイオン注入し、高濃度不純物拡散層22bを形成し、いわゆるLDD構造に不純物拡散層22を形成する。

【0244】続いて、一方の不純物拡散層22側において、柱状突起11と素子分離用絶縁膜23との間の挟隙6内に存するPSG膜24を除去する。次に、図28(c)に示すように、挟隙6の内壁面を含む全面にシリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を順次成膜してONO膜を形成した後、このONO膜上に多結晶シリコン膜を形成し、この多結晶シリコン膜上にフォトレジストを塗布する。そして、フォトリソグラフィーによりフォトレジストを加工してフォトマスク28を形成し、これをマスクとしてONO膜及び多結晶シリコン膜をエッチングしてキャップ絶縁膜30a上で分断する。このとき、ONO膜からなる容量絶縁膜26と、この容量絶縁膜26を介して一方の不純物拡散層22の側面及び上面と対向するキャパシタ電極27がパターン形成される。

【0245】続いて、全面を覆う層間絶縁膜131を形成した後、この層間絶縁膜131に他方の不純物拡散層22の表面を露出させるコンタクト孔132を形成し、このコンタクト孔132を埋め込むようにアルミニウム膜を形成する。そして、このアルミニウム膜をパターニングすることにより、他方の不純物拡散層22と接続されて層間絶縁膜131上で延在するビット線133をパターン形成する。

【0246】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、変形例3のDRAMを完成させる。

【0247】(第5の実施形態)続いて、本発明の第5の実施形態について説明する。この第5の実施形態のMOSトランジスタは、第1の実施形態のそれとほぼ同様の構成を有するが、2ゲート構造を有する点で相違する。図29は、第3の実施形態のMOSトランジスタに主要構成を示す概略斜視図であり、図30及び図31は、このMOSトランジスタの製造方法の主要部を工程順に示す概略断面図である。なお、第1の実施形態の構

成部材等に対応するものについては同符号を記す。

【0248】この第5の実施形態のMOSトランジスタは、p型のシリコン半導体基板1の表面に極めて薄い厚みの活性領域となる柱状突起81が加工形成され、柱状突起81の両側面をそれぞれ覆う一対のゲート電極82,83と、柱状突起81の下部のシリコン半導体基板1に形成されてなる一方の不純物拡散層であるソース84と、柱状突起81の上部に形成された他方の不純物拡散層であるドレイン85と、このドレイン85と接続されてなる配線膜86とを有し、柱状突起81の側面を埋め込む素子分離用絶縁膜87が形成されて構成されている。

【0249】柱状突起81は、第1の実施形態の場合と 異なり、長手方向の幅がゲート長Lとほぼ等しくなるよ うに加工形成されている。

【0250】ゲート電極82,83は、多結晶シリコン膜からなり、柱状突起81の各側面から柱状突起81の下部近傍のシリコン半導体基板1上にかけて形成されたゲート酸化膜12を介して程状突起81の側面の近傍のシリコン半導体基板1と対向するようにパターン形成されている。

【0251】一方の不純物拡散層であるソース84は、柱状突起81の下部のシリコン半導体基板1の表面領域にリン(P)等のn型不純物がイオン注入されて形成されており、他方の不純物拡散層であるドレイン85は、柱状突起81の上面部位にリン(P)等のn型不純物がイオン注入されて形成されている。これらソース84及びドレイン85は、ゲート電極82,83に共通のものとされる。

【0252】配線膜86は、柱状突起81の上面、即ちドレイン85の表面と電気的に接続されており、ゲート電極82,83上で層間絶縁膜93を介してこれらゲート電極82,83とほぼ平行に帯形状に延在しており、いわゆるビット線として機能するものである。

【0253】素子分離用絶縁膜87は、シリコン酸化膜からなり、柱状突起81を覆って埋め込むように形成されており、活性領域として機能する柱状突起81をその周囲から絶縁する機能を有するものである。

【0254】第5の実施形態のMOSトランジスタは、以下に示すように、ゲート電極82,83及び柱状突起81から2つのチャネルが形成される。即ち、柱状突起81の両側面において、ゲート電極82,83の長手方向にほぼ直交する方向の幅がゲート長L、シリコン半導体基板1からドレイン85の下面までの高さがほぼチャネル幅W4として規定されて、互いに対向するように第1及び第2のチャネルが構成される。

【0255】ここで、柱状突起81の厚み幅W1は、第1及び第2のチャネルで構成されるトランジスタの空乏層の厚みを規定し、SOI構造における2ゲート型トランジスタ構造と等価の振る舞いをする。この場合、厚み

W1を極めて狭く、例えば $0.15\mu$ m程度或いはそれ以下とすれば、第1及び第2のチャネルは完全に空乏状態となる。即ち、このMOSトランジスタにおいては、素子分離用絶縁膜23により素子分離がなされているためにシリコン半導体基板1内に素子分離用絶縁膜を形成することが不要となって極めて高い集積度の達成が容易に可能となるとともに、柱状突起81がシリコン半導体基板1と一体形成されているために活性領域が基板電位に固定されているにもかかわらず、SOI構造的な極めて高い駆動能力が達成される。

【0256】続いて、第5の実施形態のMOSトランジスタの製造方法について、図2(a)~図2(d)及び続く図3(a)~図3(c)と、図29中の破線I-I"に沿った断面に対応する図30及び図31とを用いて説明する。

【0257】先ず、第1の実施形態と同様に、図2 (a)~図2(d)及び続く図3(a)~図3(c)の 各工程を経て、柱状突起81と素子分離用絶縁膜87と の間に、シリコン半導体基板1の柱状突起81の側面に おけるゲート電極82,83の形状に狭隙6を形成し、 柱状突起81の側面及び狭隙6の底面を熱酸化して、ゲート酸化膜12を形成する。但しこの場合、柱状突起8 1の長手方向の幅をゲート電極82,83のゲート長L とほぼ等しくする点で、第1の実施形態の場合と相違する。

【0258】次に、図30(a)に示すように、シリコン半導体基板1の全面に所定のドーズ量及び所定の加速エネルギーにより砒素(As)等のn型不純物のイオン注入を施す。ここでは、柱状突起81の上面領域及び柱状突起81の近傍のシリコン半導体基板1の表面領域に不純物が導入されるように、ドーズ量を $5\times10^{15}\sim1\times10^{16}$ (1/cm²)、加速エネルギーを $50\sim70$ (keV)に設定して、イオン注入を施す。続いて、シリコン半導体基板1にアニール処理を施すことにより、柱状突起81の上部の表面領域に一方の不純物拡散層であるドレイン85を、柱状突起81の下部のシリコン半導体基板1の表面領域に他方の不純物拡散層であるソース84をそれぞれ形成する。

【0259】次に、図30(b)に示すように、狭隙6を埋め込むように素子分離用絶縁膜87上にリンドープ或いはノンドープの多結晶シリコン膜91を低圧CVD法により形成する。

【0260】次に、図30(c)に示すように、多結晶シリコン膜91にフォトリソグラフィー及びそれに続くドライエッチングを施して、素子分離用絶縁膜87上で所定の帯形状に加工するとともに、柱状突起81の上面に形成されたゲート酸化膜12の一部を露出させ、多結晶シリコン膜91をゲート酸化膜12を介した柱状突起81上で分断する溝部92を形成する。このとき、ゲート酸化膜12を介して柱状突起81の側面の中央部位か

ら柱状突起81の下部近傍のシリコン半導体基板1上にかけて形成され、互いに対向配置されてなるゲート電極82,83が形成される。

【0261】続いて、HFを用いた洗浄を7分~10分程度行うことにより、溝部92の底面に存するゲート酸化膜12を完全に除去して柱状突起81の上面の一部、即ちドレイン85の表面の一部を露出させる。

【0262】次に、図31(a)に示すように、低圧CVD法により、溝部92を埋め込むように全面にシリコン酸化膜からなる層間絶縁膜93を形成する。続いて、この層間絶縁膜93の溝部92に相当する一部位にフォトリソグラフィー及びそれに続くドライエッチングを施して、ドレイン85の表面の一部を露出させる溝部94を形成する。

【0263】次に、図31(b)に示すように、低圧CVD法により、溝部94を埋め込むように全面に多結晶シリコン膜を形成する。続いて、この多結晶シリコン膜にフォトリソグラフィー及びそれに続くドライエッチングを施し、層間絶縁膜93上でゲート電極82,83とほぼ平行となる帯形状に加工して、溝部94内を介して柱状突起81のドレイン85と電気的に接続させてなる配線膜86を形成する。

【0264】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、第5の実施形態のMOSトランジスタを完成させる。

【0265】(変形例)続いて、第5の実施形態のMOSトランジスタの変形例について説明する。この変形例のMOSトランジスタは、第5の実施形態のそれとほぼ同様の構成を有するが、その製造方法が一部異なる点で相違する。図32は、この変形例のMOSトランジスタの製造方法の主要な数工程を示す概略断面図である。なお、第1の実施形態のMOSトランジスタに対応する構成部材等については同符号を記して説明を省略する。

【0266】先ず、図30(b)までは第5の実施形態の場合と同様であり、狭隙6を埋め込むように素子分離用絶縁膜23上に多結晶シリコン膜91を形成する。

【0267】次に、図32(a)に示すように、低圧C VD法等により、多結晶シリコン膜91上にシリコン酸 化膜95を形成する。

【0268】次に、図32(b)に示すように、シリコン酸化膜95及び多結晶シリコン膜91にフォトリソグラフィー及びそれに続くドライエッチングを施して、素子分離用絶縁膜23上で所定の帯形状となるように加工するとともに、柱状突起11の上面に形成されたゲート酸化膜12の一部を露出させ、多結晶シリコン膜71をゲート酸化膜12を介した柱状突起81上で分断する溝部92を形成する。このとき、ゲート酸化膜12を介して柱状突起11の側面の中央部位から柱状突起11の下部近傍のシリコン半導体基板1上にかけて形成され、互いに対向配置されてなるゲート電極82,83及びこれ

らのキャップ絶縁膜101,102が形成される。

【0269】続いて、HFを用いた洗浄を7分~10分程度行うことにより、溝部92の底面に存するゲート酸化膜12を完全に除去して柱状突起81の上面の一部、即ちドレイン85の表面の一部を露出させる。

【0270】続いて、図32(c)に示すように、低圧 CVD法により、溝部92内を含む全面に絶縁膜、ここではシリコン窒化膜を形成し、このシリコン窒化膜の全面を異方性ドライエッチングすることにより、溝部92の側壁内を含むゲート電極82,83及びキャップ絶縁膜101,102の露出した側面を覆うサイドウォール96を形成する。このとき、多結晶シリコン膜71は、キャップ絶縁膜101,102及びサイドウォール96により完全に覆われている。

【0271】次に、図32(d)に示すように、低圧CVD法により、溝部92をサイドウォール96を介して埋め込むように全面に多結晶シリコン膜を形成する。続いて、この多結晶シリコン膜にフォトリソグラフィー及びそれに続くドライエッチングを施し、キャップ絶縁膜101,102上でゲート電極82,83とほぼ平行となる帯形状に加工して、溝部94内を介して柱状突起81のドレイン85と電気的に接続させてなる配線膜86を形成する。

【0272】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、第5の実施形態のMOSトランジスタを完成させる。

【0273】この変形例によれば、第5の実施形態の奏する諸効果に加え、サイドウォール96により、配線膜86をゲート電極82,83との確実な絶縁を確保しつつ所望の部位に正確に形成することができる。

【0274】(第6の実施形態)続いて、本発明の第6の実施形態について説明する。この第6の実施形態のMOSトランジスタは、第4の実施形態のそれとほぼ同様の構成を有するが、その製造方法及び柱状突起の形状、当該柱状突起の上面に形成されたゲート電極の形状が若干異なる点で相違する。図33は、第6の実施形態のMOSトランジスタに主要構成を示す概略斜視図であり、図34~図37は、このMOSトランジスタの製造方法の主要工程を工程順に示す概略断面図であり、図38は所定の工程を示す概略平面図である。なお、第4の実施形態の構成部材等に対応するものについては同符号を記す。

【0275】この第6の実施形態のMOSトランジスタは、p型のシリコン半導体基板1の表面に極めて薄い厚みの活性領域となる柱状突起111が形成され、柱状突起111の側面の中央部位をゲート酸化膜12を介して覆い、互いに対向配置されてなるゲート電極61,62と、これらゲート電極61,62との両側における柱状突起111に形成されてなる一対の不純物拡散層22と、柱状突起11の上面にゲート酸化膜12を介して接続さ

れたゲート電極112とを有し、柱状突起111の側面 を埋め込む素子分離用絶縁膜23が形成されて構成され ている。

【0276】柱状突起111は、その中央部位が幅0.  $1\mu$  m程度に狭く形成された形状を有しており、この柱 状突起111の形状にパターン形成された多結晶シリコ ン膜に熱処理が施されて単結晶化したものである。

【0277】ゲート電極61,62は、多結晶シリコン膜からなり、柱状突起111の幅狭の中央部位から柱状突起111の下部近傍のシリコン半導体基板1上にかけて形成されたゲート酸化膜12を介して形成されており、互いに電気的に分離されて素子分離用絶縁膜23上で帯形状に延在するように対向配置されている。

【0278】ゲート電極112は、柱状突起111の上面のゲート酸化膜12を露出させる溝部120をサイドウォール121を介して埋め込むように形成され、ゲート絶縁膜12を介して柱状突起111と対向している。ここで、このゲート電極112を、更にゲート電極61,62上に層間絶縁膜73を介してゲート電極61,62の延在方向と45度程度の角度をもって延在するように配置してもよい。

【0279】一対の不純物拡散層22は、柱状突起11 1のゲート電極21の両側にリン(P)等のn型不純物 がイオン注入されて形成されており、このMOSトラン ジスタのソース/ドレインとして機能するものである。

【0280】素子分離用絶縁膜23は、シリコン酸化膜からなり、柱状突起111の側面を埋め込むように形成されており、活性領域として機能する柱状突起111をその周囲から絶縁する機能を有するものである。

【0281】第6の実施形態のMOSトランジスタは、一対の不純物拡散層22を共有し、。各々が並列接続してなる第1,第2及び第3のトランジスタを有して構成されている。第1のトランジスタは、柱状突起111の側面でゲート酸化膜12を介して配されたゲート電極61及び不純物拡散層22から構成されており、第2のトランジスタは、柱状突起111の側面でゲート酸化膜12を介して配されたゲート電極62及び不純物拡散層22から構成され、第3のトランジスタは、柱状突起111の上面でゲート酸化膜12を介して配されたゲート電極112及び不純物拡散層22から構成されている。

【0282】ここで、第1,第2のトランジスタにおいては、柱状突起111の両側面で、ゲート電極61,62のゲート長がL、柱状突起111の高さがチャネル幅W2として規定されて、互いに対向するように第1及び第2のチャネルが構成される。一方、第3のトランジスタにおいては、ゲート電極112のゲート長がL、柱状突起111の長手方向にほぼ直交する方向の幅がチャネル幅W1として規定されて、第3のチャネルが構成される。

【0283】第6の実施形態のMOSトランジスタによ

れば、第4の実施形態の場合と同様に、素子分離用絶縁膜23により素子分離がなされているためにシリコン半導体基板1内に素子分離用絶縁膜を形成することが不要となって高集積化が実現するのみならず、複数(例えば4通り)のコンダクタンスをSOI構造的な極めて高い駆動能力をもって達成することが可能となる。

【0284】続いて、第6の実施形態のMOSトランジスタの製造方法について、図32の断面に対応する図34~図37及び所定の工程を示す概略平面図である図37を用いて説明する。

【0285】先ず、図34(a)に示すように、p型のシリコン半導体基板 1上に、低圧C V D法等により、シリコン酸化膜を形成する。

【0286】続いて、このシリコン酸化膜をパターニングしてシリコン半導体基板1の表面の一部を露出させる 溝部114を形成し、素子分離用絶縁膜23を形成する。

【0287】続いて、低圧CVD法等により、溝部114を埋め込むように、素子分離用絶縁膜23上に多結晶シリコン膜115を形成し、この多結晶シリコン膜115の表面を化学機械研磨(CMP)等により平坦化する。

【0288】続いて、低圧CVD法等により、多結晶シリコン膜115上にシリコン酸化膜116を形成する。 【0289】続いて、シリコン酸化膜116上にフォトレジストを塗布し、このフォトレジストをフォトリソグラフィーにより加工して、フォトマスク117を形成する。このフォトマスク117は、図38(a)に示すように、中央部位が溝部114に比して幅狭となるとともに、その他の部位では溝部114とフォトマスク117との合わせ余裕を確保するために溝部114より若干幅広となるように図中で略H字形状に形成される。

【0290】次に、図34(b)及び図38(b)に示すように、フォトマスク117をエッチングマスクとして、シリコン酸化膜116及び多結晶シリコン膜115をドライエッチングし、溝部114内のシリコン半導体基板1上において、中央部位では溝部114より幅狭で溝部114の側壁との間に狭隙6が形成されるように、その他の部位では溝部114より若干幅広で溝114内を充填する形状となるように多結晶シリコン膜115を加工するとともに、多結晶シリコン膜115と同様の図中で略H字形状にシリコン酸化膜116を加工する。

【0291】続いて、フォトマスク117を灰化処理により除去した後、シリコン半導体基板1に1000℃~1100℃程度の温度で熱処理を施す。このとき、シリコン半導体基板1が種となって多結晶シリコン膜115を単結晶化させ、柱状突起111を形成する。

【0292】次に、図34(c)に示すように、所定の酸素雰囲気中で熱酸化を施し、狭隙6内で露出した柱状突起111の側面及びシリコン半導体基板1の表面にゲ

ート絶縁膜12を形成する。

【0293】次に、図35(a)に示すように、低圧C VD法等により、狭隙6内を含む全面に多結晶シリコン 膜118を形成する。

【0294】続いて、図38(c)に示すように、多結晶シリコン膜118にフォトリソグラフィー及びそれに続くドライエッチングを施して、柱状突起111の幅狭の中央部位を含む溝部114の長手方向と略直交する方向に延在する帯形状となるように多結晶シリコン膜118の両側に存するシリコン酸化膜116を除去して柱状突起111の上面を露出させる。

【0295】続いて、帯形状の多結晶シリコン膜118 及びその下層のシリコン酸化膜116をマスクとして、 柱状突起111内にリン等のn型不純物をイオン注入し て、アニール処理を施すことにより、ソース/ドレイン として機能する一対の不純物拡散層22を形成する。

【0296】次に、図35(b)及び図38(d)に示すように、シリコン酸化膜116をストッパーとして多結晶シリコン膜118を化学機械研磨(CMP)法等により研磨し、シリコン酸化膜116で多結晶シリコン膜118を分断して、ゲート電極61, 62を形成する。

【0297】次に、図35(c)に示すように、シリコン酸化膜116、ゲート電極61及び62及び柱状突起111を埋め込むように全面にシリコン酸化膜119を形成し、表面を化学機械研磨(CMP)法等により研磨して平坦化する。

【0298】次に、図36(a)に示すように、柱状突起111の中央部位における上面をストッパーとして、シリコン酸化膜119、シリコン酸化膜116、ゲート電極61,62の一部をパターニングし、溝部120を形成する。

【0299】次に、図36(b)に示すように、溝部120を含む全面にシリコン窒化膜を形成し、このシリコン窒化膜の全面を異方性ドライエッチングして、溝部120内でのゲート電極61,62及びシリコン酸化膜119の側壁にサイドウォール121を形成する。このとき、ゲート電極61,62は、シリコン酸化膜119及びサイドウォール121により完全に覆われたかたちとなる。

【0300】続いて、溝部120の内壁に熱酸化を施す。ここで、上述の溝部120を形成する際のパターニングでゲート酸化膜12が除去されてしまった場合には、再び柱状突起111の露出した上面にゲート酸化膜12が形成されることになる。

【0301】次に、図37(a)に示すように、低圧C VD法等により、溝部120内を含む全面に多結晶シリ コン膜122を形成する。

【0302】次に、図37(b)に示すように、シリコン酸化膜119をストッパーとして多結晶シリコン膜1

22を化学機械研磨(CMP)等により研磨し、溝部120内を充填するゲート電極112を形成する。ここで、図示は省略するが、多結晶シリコン膜122をパターニングして、溝部120をゲート絶縁膜12を介して充填するとともに、ゲート電極61,62の延在方向と45度程度の角度をもって延在する帯形状のゲート電極112を形成してもよい。

【0303】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、第6の実施形態のMOSトランジスタを完成させる。

【0304】この第6の実施形態の製造方法によれば、単結晶シリコンからなる柱状突起111を、シリコン半導体基板1を加工することなく多結晶シリコン膜115から容易に形成することが可能となる。更に、サイドウォール76により、ゲート電極63をゲート電極61,62との確実な絶縁を確保しつつ所望の部位に正確に形成することができる。

【0305】続いて、第6の実施形態のMOSトランジスタのいくつかの変形例について説明する。なお、第4の実施形態等のMOSトランジスタに対応する構成部材等については同符号を記して説明を省略する。

【0306】(変形例1)先ず、変形例1について説明する。この変形例1の半導体装置は、第6の実施形態のMOSトランジスタとほぼ同様の構成を有するが、ゲート電極が容量絶縁膜を介した2層導電膜構造とされてなる半導体メモリであり、いわゆるEEPROMとして構成されている。なお、この変形例においては、EEPROMの構成をその製造方法と共に説明する。図39は、このMOSトランジスタの製造方法の主要工程を工程順に示す概略断面図であり、第6の実施形態における図33の破線I-I"に沿った断面に相当している。

【0307】先ず、第6の実施形態における図34(a)~図34(c)、図35(a)~図35(c)、続く図36(a)~図36(b)の各工程を経た後、図39(a)に示すように、溝部120の底面及びサイドウォール121の側面を覆い、溝部120の底面幅の半値より小さい所定の膜厚となるように、層間絶縁膜119上にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。続いて、層間絶縁膜119上の多結晶シリコン膜を化学機械研磨(CMP)法により除去する。このとき、溝部120の底面及びサイドウォール121の側面のみを覆うように多結晶シリコン膜が残存し、これが島状の浮遊ゲート電極112aとなる。

【0308】次いで、図39(b)に示すように、CV D法により、浮遊ゲート電極112aを溝部120内で 覆うように、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を順次形成し、パターニングすることにより、ONO膜である容量絶縁膜112bを形成する。そして、溝部120を埋め込み容量絶縁膜112bを介し

て浮遊ゲート電極63aと溝部120の底面で対向するように全面にリンドープ或いはノンドープの多結晶シリコン膜を低圧CVD法により形成する。続いて、層間絶縁膜119上の多結晶シリコン膜を化学機械研磨(CMP)法により除去し、溝部120を充填し、当該溝部120内で容量絶縁膜112bを介して浮遊ゲート電極112aと対向する制御ゲート電極112cを形成する。

【0309】しかる後、ソース/ドレインとして機能する一対の不純物拡散層22を形成し、種々の配線形成工程や層間絶縁膜の形成工程等を経て、変形例のEEPROMを完成させる。

【0310】即ち、このEEPROMは、図39(b)に示すように、上述した第6の実施形態のMOSトランジスタの構成において、ゲート電極112が、浮遊ゲート電極112aの表面を覆う容量絶縁膜112bと、この容量絶縁膜112bを介して浮遊ゲート電極112aと対向する制御ゲート電極63cとから構成されてなるものである。変形例1のEEPROMにおいては、ゲート電極112、一対の不純物拡散層22によりメモリセルが構成され、記憶情報の書き込み及び読み出しが可能となる。

【0311】浮遊ゲート電極112aは、柱状突起111の上面でゲート酸化膜12の一部を露出させる溝部120内のサイドウォール121の壁面のみを覆うように形成され、溝部120の底面ではゲート酸化膜12を介して柱状突起111の上面と対向している。ここで、ゲート酸化膜12がいわゆるトンネル絶縁膜として機能することになる。

【0312】制御ゲート電極112cは、浮遊ゲート電極112aの表面に形成された容量絶縁膜112bを介して溝部120を充填し、当該溝部120の底面及びサイドウォール121の壁面で浮遊ゲート電極112aと対向している。ここで、容量絶縁膜112bは、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の3層構造に形成されたいわゆるONO膜である。

【0313】この変形例のEEPROMにおいては、第6の実施形態のMOSトランジスタと同様に、素子分離用絶縁膜23により素子分離がなされているためにシリコン半導体基板1内に素子分離用絶縁膜を形成することが不要となって高集積化が実現するのみならず、複数

(例えば4通り)のコンダクタンスをSOI構造的な極めて高い駆動能力をもって達成し、小さな占有面積で大きな記憶容量を実現することが可能となる。

【0314】なお、このEEPROMを、その記憶状態を2ビット以上の所定値とし、いわゆる多値メモリとして構成することも可能である。この場合、記憶状態が n ビット (nは2以上の整数)であれば、2n 種のしきい値電圧を設定すればよい。例えば記憶状態が2ビットである場合、4種のしきい値電圧を記憶状態"00","01","10","11"に対応させ、読み出し時に

所定の判定動作により前記4種のうちからEEPROM の各メモリセルの1つの記憶状態を特定する。この多値 EEPROMによれば、上述した諸効果に加え、各メモリセルの記憶密度が大幅に向上するため、更なる高集積 化や微細化の要請に十分に応えることができる。

【0315】また、第6の実施形態においては、例えば第4の実施形態における変形例3のように、ゲート電極61,62,112に隣接してメモリキャパシタが設けられてなるDRAMを構成してもよい。

【0316】(第7の実施形態)続いて、本発明の第7の実施形態について説明する。この第7の実施形態のMOSトランジスタは、第3及び第5の実施形態のそれとほぼ同様の構成を有するが、主にその製造方法が若干異なる点で相違する。図40は、第7の実施形態のMOSトランジスタに主要構成を示す概略斜視図であり、図41~図43は、このMOSトランジスタの製造方法の主要工程を工程順に示す概略断面図である。なお、第3及び第5の実施形態の構成部材等に対応するものについては同符号を記す。

【0317】この第7の実施形態のMOSトランジスタは、p型のシリコン半導体基板1の表面に極めて薄い厚みの活性領域となる柱状突起201が形成され、柱状突起201の中央部位の両側面をそれぞれ覆う一対のゲート電極202,203と、柱状突起201の下部のシリコン半導体基板1に形成されてなる一方の不純物拡散層であるソース204と、柱状突起201の上部に形成された他方の不純物拡散層であるドレイン205とを有し、柱状突起201の側面を埋め込む素子分離用絶縁膜87が形成されて構成されている。

【0318】ゲート電極202,203は、多結晶シリコン膜からなり、柱状突起201の中央部位の各側面から柱状突起201の下部近傍のシリコン半導体基板1上にかけて形成されたゲート酸化膜12を介して覆い、即ちゲート酸化膜12を介して柱状突起201の側面及びその近傍のシリコン半導体基板1と対向するようにパターン形成されている。

【0319】柱状突起201は、長手方向の幅がゲート 長Lとほぼ等しくなるように加工形成されており、この 柱状突起201の形状にパターン形成された多結晶シリ コン膜に熱処理が施されて単結晶化したものである。

【0320】一方の不純物拡散層であるソース202は、柱状突起201の下部のシリコン半導体基板1の表面領域にリン(P)等のn型不純物がイオン注入されて形成されており、他方の不純物拡散層であるドレイン205は、柱状突起201の上面部位にリン(P)等のn型不純物がイオン注入されて形成されている。これらソース204及びドレイン205は、ゲート電極201,202に共通のものとされる。

【0321】素子分離用絶縁膜87は、シリコン酸化膜からなり、柱状突起201を覆って埋め込むように形成

されており、活性領域として機能する柱状突起201を その周囲から絶縁する機能を有するものである。

【0322】第7の実施形態のMOSトランジスタは、以下に示すように、ゲート電極202,203及び柱状 突起201から2つのチャネルが形成される。即ち、柱 状突起201の両側面において、ゲート電極202,203の長手方向にほぼ直交する方向の幅がゲート長L、シリコン半導体基板1からドレイン205の下面までの高さがほぼチャネル幅W4として規定されて、互いに対向するように第1及び第2のチャネルが構成される。

【0323】ここで、柱状突起201の厚み幅W 1 は、第1 及び第2のチャネルで構成されるトランジスタの空乏層の厚みを規定し、SOI 構造における2 ゲート型トランジスタ構造と等価の振る舞いをする。この場合、厚みW 1 を極めて狭く、例えば0.15  $\mu$  m程度或いはそれ以下とすれば、第1 及び第2 のチャネルは完全に空乏状態となる。即ち、このMOSトランジスタにおいては、素子分離用絶縁膜87 により素子分離がなされているためにシリコン半導体基板1 内に素子分離用絶縁膜を形成することが不要となって極めて高い集積度の達成が容易に可能となるとともに、柱状突起201 がシリコン半導体基板1 と一体形成されているために活性領域が基板電位に固定されているにもかかわらず、SOI 構造的な極めて高い駆動能力が達成される。

【0324】続いて、第7の実施形態のMOSトランジスタの製造方法について、図40の破線I-I'による断面に対応する図41~図43を用いて説明する。

【0325】先ず、図41(a)に示すように、p型のシリコン半導体基板1上に、低圧CVD法等により、シリコン酸化膜を形成する。

【0326】続いて、このシリコン酸化膜をパターニングしてシリコン半導体基板1の表面の一部を露出させる 溝部114を形成し、素子分離用絶縁膜87を形成する。

【0327】続いて、低圧CVD法等により、溝部114を埋め込むように、素子分離用絶縁膜87上に多結晶シリコン膜115を形成し、この多結晶シリコン膜115の表面を化学機械研磨(CMP)等により平坦化する。

【0328】続いて、低圧CVD法等により、多結晶シリコン膜115上にシリコン酸化膜116を形成する。 【0329】続いて、シリコン酸化膜116上にフォトレジストを塗布し、このフォトレジストをフォトリソグラフィーにより加工して、フォトマスク206を形成する。このフォトマスク206は、長手方向の幅がゲート長Lとほぼ等しくなるように加工形成されている。

【0330】次に、図41(b)に示すように、フォトマスク206をエッチングマスクとして、シリコン酸化膜116及び多結晶シリコン膜115をドライエッチングし、溝部114内のシリコン半導体基板1上におい

て、溝部 1 1 4 より幅狭で溝部 1 1 4 の側壁との間に狭隙 6 が形成されるようにシリコン酸化膜 1 1 6 及び多結晶シリコン膜 1 1 5 を加工する。

【0331】続いて、フォトマスク206を灰化処理により除去した後、シリコン半導体基板1に1000~1100~程度の温度で熱処理を施す。このとき、シリコン半導体基板1が種となって多結晶シリコン膜115を単結晶化させ、柱状突起201を形成する。

【0332】次に、図41(c)に示すように、所定の酸素雰囲気中で熱酸化を施し、狭隙6内で露出した柱状突起201の側面及びシリコン半導体基板1の表面にゲート絶縁膜12を形成する。

【0333】次に、図42(a)に示すように、素子分離用絶縁膜87をマスクとして、n型不純物の1回目のイオン注入を行う。具体的には、n型不純物であるリン(P)等をシリコン酸化膜116を通過して、直下の柱状突起201の上面領域にドープされるような所定条件でイオン注入する。このとき、前記上面領域にn型不純物がドープされるとともに、狭隙6の底面から所定深さのシリコン半導体基板1の表面領域にn型不純物がドープされる。

【0334】次に、図42(b)に示すように、素子分離用絶縁膜87をマスクとして、n型不純物の2回目のイオン注入を行う。具体的には、1回目と同様に、n型不純物であるリン等を今度はシリコン酸化膜116を通過しないような所定条件でイオン注入する。このとき、n型不純物が前記上面領域にはドープされずにシリコン酸化膜116内に止まるとともに、狭隙6の底面から1回目の場合よりも浅い所定深さのシリコン半導体基板1の表面領域にn型不純物がドープされる。

【0335】続いて、シリコン半導体基板に所定温度で熱処理を施すことにより、狭隙6の底面におけるシリコン半導体基板1の表面領域には一方の拡散層であるソース204が、柱状突起201の上面領域には他方の拡散層であるドレイン205がそれぞれ形成される。

【0336】次に、図42(c)に示すように、低圧C VD法等により、狭隙6内を含む全面に多結晶シリコン 膜118を形成する。

【0337】続いて、多結晶シリコン膜118にフォトリソグラフィー及びそれに続くドライエッチングを施して、柱状突起201の長手方向と略直交する同じ幅となるように多結晶シリコン膜118を帯び形状に加工する。

【0338】次に、図43に示すように、シリコン酸化膜116をストッパーとして多結晶シリコン膜118を化学機械研磨(CMP)法等により研磨し、シリコン酸化膜116で多結晶シリコン膜118を分断して、ゲート電極202,203を形成する。

【0339】しかる後、種々の配線形成工程や層間絶縁膜の形成工程等を経て、第6の実施形態のMOSトラン

ジスタを完成させる。

【0340】この第7の実施形態の製造方法によれば、 単結晶シリコンからなる柱状突起111を、シリコン半 導体基板1を加工することなく多結晶シリコン膜115 から容易に形成することが可能となる。

【0341】なお、本発明の第1、第2、第4及び第6の実施形態における諸変形例にて説明したEEPROMについて、その書き込み方法及び読み出し方法の機能を実現するように、各種のデバイスを動作させるためのプログラムコード自体及びそのプログラムコードをコンピュータに供給するための手段、例えばかかるプログラムコードを格納した記憶媒体は本発明の範疇に属する。例えば、この記憶媒体としては、図44に示すように、書き込み方法や読み出し方法の各ステップを実現する記憶媒体301が挙げられる。

【0342】またこの場合、記憶再生装置302により、記憶媒体301に格納されているプログラムコードが読み出され、EEPROMが作動する。かかるプログラムコードを記憶する記憶媒体としては、例えばフロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、CD-ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。

【0343】また、コンピュータが供給されたプログラムコードを実行することにより、前述の実施形態の機能が実現されるだけでなく、そのプログラムコードがコンピュータにおいて稼働しているOS(オペレーティングシステム)或いは他のアプリケーションソフト等の共同して前述の実施形態の機能が実現される場合にもかかるプログラムコードは本発明に含まれる。

【0344】更に、供給されたプログラムコードがコンピュータの機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現されるシステムも本発明に含まれる。

【0345】ここで、例えば前述のEEPROMを各メモリセルに2ビットの記憶情報が可能な多値メモリとした場合において、記憶情報の書き込み方法について説明する。先ず、記憶情報"11"を書き込む場合、メモリセルの不純物拡散層22のうちドレインを接地電位とし、ソースを開放し、制御ゲート電極25c(63c,112c)に22V程度を印加する。このとき、ドレインから電子がゲート酸化膜12を通して浮遊ゲート電極25a(63a,112a)に注入され、しきい値電圧(V $_{\rm T}$ )が正方向へシフトする。そして、メモリセルのしきい値電圧が4V程度に上昇する。この記憶状態を"11"とする。

【0346】次に、データ"10"を書き込む場合、メモリセルのドレインを接地電位として、ソースを開放

し、制御ゲート電極25c(63c,112c)に20 V程度を印加する。このとき、ドレインから電子がゲート酸化膜12を通して浮遊ゲート電極25a(63a,112a)に注入され、メモリセルのしきい値電圧が3 V程度となる。この記憶状態を"10"とする。

【0347】次に、データ"01"を書き込む場合、メモリセルのドレインを接地電位として、ソースを開放し、制御ゲート電極25c(63c,112c)に18 V程度を印加する。このとき、ドレインから電子がゲート酸化膜12を通して浮遊ゲート電極25a(63a,112a)に注入され、メモリセルのしきい値電圧が2 V程度となる。この記憶状態を"01"とする。

【0348】次に、データ"00"を書き込む場合、メモリセルのドレインに10 V程度を印加して、ソースを開放し、制御ゲート電極25c(63c, 112c)を接地電位とする。このとき、浮遊ゲート電極25a(63a, 112a)に注入されていた電子がドレインから引き抜かれ、メモリセルのしきい値電圧が1 V程度となる。この記憶状態を"00"とする。

【0349】続いて、例えば前述のEEPROMを各メモリセルに2ビットの記憶情報が可能な多値メモリとした場合において、読み出し方法の各ステップの一例を図45を用いて以下で説明する。先ず、メモリセルに記憶された記憶情報の上位ビットが"0"と"1"との何れであるかを判定する。この場合、ソース及びドレイン(一対の不純物拡散層22)と制御ゲート電極25c(63c,112c)に5V程度を印加し(ステップS1)、ドレイン電流をセンスアンプで検出し、しきい値電圧 $V_T$ と比較トランジスタTr1のしきい値電圧との大小関係を判定する(ステップS2)。このとき、しきい値電圧 $V_T$ がトランジスタTr1のしきい値電圧より大きい場合には、上位ビットが"1"であると判定され、逆にトランジスタTr1の電流が小さい場合には上位ビットが"0"であると判定される。

【0350】ここで、しきい値電圧 $V_T$ がトランジスタ Tr1のしきい値電圧より大きい場合には、同様の読み出し動作をトランジスタTr2を用い、メモリセルに流れる電流とトランジスタTr2に流れる電流とを比較し(ステップS3)、しきい値電圧 $V_T$ がトランジスタTr1のしきい値電圧より小さい場合には、同様の読み出し動作をトランジスタTr3を用いて判定する(ステップS4)。

【0351】ステップS3において、上述の読み出し動作でしきい値電圧 $V_T$ がトランジスタTr2のしきい値電圧より大きい場合には、メモリセルに記憶された記憶情報は"11"であると判定され(ステップS5)、メモリセルから読み出される。一方、ステップS3において、しきい値電圧 $V_T$ がトランジスタTr2のしきい値電圧より小さい場合には、メモリセルに記憶された記憶情報は"10"であると判定され(ステップS6)、メ

モリセルから読み出される。

【0352】また、ステップS4において、次にトランジスタTr3のしきい値電圧と比較し、メモリセルのしきい値電圧が大きい場合には、メモリセルに記憶された記憶情報は"01"であると判定され(ステップS7)、メモリセルから読み出される。一方、ステップS4において、しきい値電圧 $V_T$ がトランジスタTr3のしきい値電圧より小さい場合には、メモリセルに記憶された記憶情報は"00"であると判定され(ステップS8)、メモリセルから読み出される。

#### [0353]

【発明の効果】本発明によれば、一対のソース/ドレインに対応した複数のチャネルを有し、しかも通常のバルク型のトランジスタと同一の半導体基板上に選択的に形成され、超微細構造且つ高駆動能力を有する半導体装置が実現される。

#### 【図面の簡単な説明】

- 【図1】本発明の第1の実施形態のMOSトランジスタ に主要構成を示す概略斜視図である。
- 【図2】本発明の第1の実施形態のMOSトランジスタの製造方法を工程順に示す概略断面図である。
- 【図3】図2に引き続き、本発明の第1の実施形態のMOSトランジスタの製造方法を工程順に示す概略断面図である。
- 【図4】本発明の第1の実施形態の変形例1に係るMO Sトランジスタの製造方法の初めの数工程を示す概略断 面図である。
- 【図5】本発明の第1の実施形態の変形例2に係るEEPROMの主要構成を示す概略斜視図である。
- 【図6】本発明の第1の実施形態の変形例2に係るEEPROMの製造方法を工程順に示す概略断面図である。
- 【図7】本発明の第1の実施形態の変形例3に係るDRAMの主要構成を示す概略斜視図である。
- 【図8】本発明の第1の実施形態の変形例3に係るDRAMの製造方法を工程順に示す概略断面図である。
- 【図9】本発明の第1の実施形態の変形例3に係るDRAMのたの例の主要構成を示す概略斜視図である。
- 【図10】本発明の第2の実施形態のMOSトランジスタに主要構成を示す概略斜視図である。
- 【図11】本発明の第2の実施形態のMOSトランジスタの製造方法の主要工程を順に示す概略断面図である。
- 【図12】本発明の第2の実施形態の変形例1に係るEEPROMの主要構成を示す概略斜視図である。
- 【図13】本発明の第2の実施形態の変形例1に係るEEPROMの製造方法を工程順に示す概略断面図である。
- 【図14】本発明の第2の実施形態の変形例2に係るDRAMの主要構成を示す概略斜視図である。
- 【図15】本発明の第2の実施形態の変形例2に係るDRAMの製造方法を工程順に示す概略断面図である。

- 【図16】本発明の第3の実施形態のMOSトランジスタに主要構成を示す概略斜視図である。
- 【図17】本発明の第3の実施形態のMOSトランジスタの製造方法の主要工程を順に示す概略断面図である。
- 【図18】本発明の第4の実施形態のMOSトランジスタに主要構成を示す概略斜視図である。
- 【図19】本発明の第4の実施形態のMOSトランジスタの製造方法の主要工程を順に示す概略断面図である。
- 【図20】本発明の第4の実施形態のMOSトランジスタの主構成要素である第1~第3のトランジスタの回路構成を示す等価回路図である。
- 【図21】本発明の第4の実施形態のMOSトランジスタの静特性を示す特性図である。
- 【図22】本発明の第4の実施形態のMOSトランジスタをインバータに適用して、分周器を構成した一例を示す回路図である。
- 【図23】図22に示した各インバータの回路構成を示す等価回路図である。
- 【図24】本発明の第4の実施形態の変形例1に係るMOSトランジスタの製造方法の主要な数工程を示す概略 断面図である。
- 【図25】本発明の第4の実施形態の変形例2に係るEEPROMの主要構成を示す概略斜視図である。
- 【図26】本発明の第4の実施形態の変形例2に係るEEPROMの製造方法を工程順に示す概略断面図である。
- 【図27】本発明の第4の実施形態の変形例3に係るDRAMの主要構成を示す概略斜視図である。
- 【図28】本発明の第4の実施形態の変形例3に係るDRAMの製造方法を工程順に示す概略断面図である。
- 【図29】本発明の第5の実施形態のMOSトランジスタに主要構成を示す概略斜視図である。
- 【図30】本発明の第5の実施形態のMOSトランジスタの製造方法の主要工程を順に示す概略断面図である。
- 【図31】図30に引き続き、本発明の第5の実施形態のMOSトランジスタの製造方法の主要工程を順に示す概略断面図である。
- 【図32】本発明の第5の実施形態の変形例に係るMO Sトランジスタの製造方法の主要な数工程を示す概略断 面図である。
- 【図33】本発明の第6の実施形態のMOSトランジスタに主要構成を示す概略斜視図である。
- 【図34】本発明の第6の実施形態のMOSトランジスタの製造方法を工程順に示す概略断面図である。
- 【図35】図34に引き続き、本発明の第6の実施形態のMOSトランジスタの製造方法を工程順に示す概略断面図である。
- 【図36】図35に引き続き、本発明の第6の実施形態のMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図37】図36に引き続き、本発明の第6の実施形態のMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図38】本発明の第6の実施形態のMOSトランジスタの製造方法の主要工程を順に示す概略平面図である。

【図39】本発明の第6の実施形態の変形例に係るEEPROMの主要構成を示す概略断面図である。

【図40】本発明の第7の実施形態のMOSトランジスタに主要構成を示す概略斜視図である。

【図41】本発明の第7の実施形態のMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図42】図41に引き続き、本発明の第7の実施形態のMOSトランジスタの製造方法を工程順に示す概略断面図である。

【図43】図42に引き続き、本発明の第7の実施形態のMOSトランジスタの製造方法を示す概略断面図である。


【図44】EEPROMの読み出しや書き込みを行う際に用いる記憶再生装置及び記憶媒を示す模式図である。


【図45】多値のEEPROMを用いて記憶情報を判定し読み出す際の各ステップを示すフローチャートである。


#### 【符号の説明】

- 1 シリコン半導体基板
- 2 パッド熱酸化膜
- 3 シリコン窒化膜
- 4 レジストマスク
- 5,33 サイドウォール
- 6 狭隙


- 11,81,111,201 柱状突起
- 12 ゲート酸化膜
- 21, 25, 51, 52, 61, 62, 63, 82, 8
- 3, 112, 202, 203 ゲート電極
- 22,53 不純物拡散層
- 23,87 素子分離用絶縁膜
- 24 PSG膜
- 25a, 112a 浮遊ゲート電極
- 25b, 26, 112b 容量絶縁膜
- 25c, 112c 制御ゲート電極
- 27 キャパシタ電極
- 31 パターン
- 32 シリコン窒化膜
- 41 埋め込み酸化膜
- 64 インバータ
- 71,91,115,118,122 多結晶シリコン膜
- 72.74.92.94.114、120 溝部
- 73,93 層間絶縁膜
- 75,95,116,119 シリコン酸化膜
- 76, 96, 121 サイドウォール
- 84,204 ソース
- 85,205 ドレイン
- 86 配線膜
- 101,102 キャップ絶縁膜
- 117, 206 フォトマスク
- 301 記憶媒体
- 302 記憶再生装置









[図6]







【図9】




【図10】





【図12】




【図11】









【図17】









【図13】

23


【図14】







【図24】


【図25】







【図32】













【図36】







# 【図34】









【図37】











# 【図38】



















(b)


(c)




【図39】


【図40】










【図41】










# 【図42】








[図44]



### 【図45】



### フロントページの続き

(51) Int.C1.6

識別記号

FΙ

H 0 1 L 29/788 29/792